JPWO2004088750A1 - ラティラルバイポーラｃｍｏｓ集積回路 - Google Patents

ラティラルバイポーラｃｍｏｓ集積回路 Download PDF

Info

Publication number
JPWO2004088750A1
JPWO2004088750A1 JP2005504146A JP2005504146A JPWO2004088750A1 JP WO2004088750 A1 JPWO2004088750 A1 JP WO2004088750A1 JP 2005504146 A JP2005504146 A JP 2005504146A JP 2005504146 A JP2005504146 A JP 2005504146A JP WO2004088750 A1 JPWO2004088750 A1 JP WO2004088750A1
Authority
JP
Japan
Prior art keywords
mos transistor
channel mos
terminal
current
lateral bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005504146A
Other languages
English (en)
Other versions
JP4691624B2 (ja
Inventor
俊郎 秋濃
俊郎 秋濃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OSAKA FOUNDATION FOR TRADE AND INDUSTRY
Original Assignee
OSAKA FOUNDATION FOR TRADE AND INDUSTRY
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OSAKA FOUNDATION FOR TRADE AND INDUSTRY filed Critical OSAKA FOUNDATION FOR TRADE AND INDUSTRY
Priority to JP2005504146A priority Critical patent/JP4691624B2/ja
Publication of JPWO2004088750A1 publication Critical patent/JPWO2004088750A1/ja
Application granted granted Critical
Publication of JP4691624B2 publication Critical patent/JP4691624B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

インバータ回路が、ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタのゲートに接続されたゲート入力端子Ｖｉｎと、ドレインに接続された出力端子Ｖｏｕｔと、ｎチャネルＭＯＳトランジスタのｐ型サブストレートに接続されたｐ型ベース端子と、ｐチャネルＭＯＳトランジスタのｎ型サブストレートに接続されたｎ型ベース端子の４つの端子を含む。ｎチャネルＭＯＳトランジスタは、ＭＯＳトランジスタの動作モードと、ｎチャネルＭＯＳトランジスタに内在するｎｐｎラティラルバイポーラトランジスタの動作モードとの混合モードで動作する。ｐチャネルＭＯＳトランジスタは、ＭＯＳトランジスタの動作モードと、ｐチャネルＭＯＳトランジスタに内在するｐｎｐラティラルバイポーラトランジスタの動作モードとの混合モードで動作する。

Description

本発明は、ＣＭＯＳ集積回路に関し、特に、４端子のＭＯＳトランジスタとそれに内在するラティラル・バイポーラ・トランジスタとを混成モードで動作させるラティラル・バイポーラ・ＣＭＯＳ集積回路に関する。
ＣＭＯＳ集積回路は、集積度を上げても消費電力密度が殆ど増えないという特性を有するが、集積度が高くなるにつれて、更にチャネル長を短くしてもキャリア速度飽和効果により電流量が増えず、電流駆動力を大きくできなくなっていた。一方、ＣＭＯＳ集積回路の集積度が高くなると、配線ＲＣ負荷とファンアウト容量負荷が大きくなる。このため、チャネル長を短くしても電流量の増えないＣＭＯＳ集積回路では、このような集積化による負荷の増大に対処できず、より電流駆動力の大きなデバイスが必要とされた。
これに対して、ＭＯＳトランジスタと、それに内在するラティラル・バイポーラ・トランジスタとを混成モードで動作させる、ＤＴＭＯＳ（Ｄｙｎａｍｉｃ Ｔｈｒｅｓｈｏｌｄ Ｖｏｌｔａｇｅ ＭＯＳ）トランジスタが提案されている。ＤＴＭＯＳトランジスタでは、ＭＯＳトランジスタのｎチャネルゲート端子への入力電圧の印加は、内在するｎｐｎトランジスタのベース・エミッタ接合（ベース・ソース接合）での順方向電圧の印加に相当する。即ち、ゲート電圧に依存してベース電流が流れ、これを電流増幅率倍した大きなコレクタ電流が得られ、電流駆動力を大きくできる（Ｆ．Ａｓｓａｄｅｒａｇｈｉ ｅｔ ａｌ．，“Ａ Ｄｙｎａｍｉｃ Ｔｈｒｅｓｈｏｌｄ Ｖｏｌｔａｇｅ ＭＯＳＦＥＴ（ＤＴＭＯＳ）ｆｏｒ Ｖｅｒｙ Ｌｏｗ Ｖｏｌｔａｇｅ Ｏｐｅｒａｔｉｏｎ，”ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，ｖｏｌ．１５，ｐｐ．５１０−５１２，Ｄｅｃｅｍｂｅｒ １９９４）。
しかしながら、ＤＴＭＯＳトランジスタでは、以下のような問題があった。即ち、Ｖｄｄを０．７Ｖ以上とした場合、ベース・エミッタ間に指数関数的な順方向電流が流れるため、動作が異常となり使用できない。また、Ｖｄｄを０．７Ｖとしても、大きな電力を消費してしまう。更に、Ｖｄｄを０．７Ｖ以下とすると、電流駆動力が低下するとともに、無視できない程度の順方向電流が流れてしまう。
本発明は、高速動作が可能で、かつ低エネルギーのＣＭＯＳ集積回路の提供を目的とする。
即ち、本発明は、ｎチャネルＭＯＳトランジスタとｐチャネルＭＯＳトランジスタとを含むインバータ回路であって、該ｎチャネルＭＯＳトランジスタ及び該ｐチャネルＭＯＳトランジスタのゲートに接続されたゲート入力端子Ｖｉｎと、該ｎチャネルＭＯＳトランジスタ及び該ｐチャネルＭＯＳトランジスタのドレインに接続された出力端子Ｖｏｕｔと、該ｎチャネルＭＯＳトランジスタのｐ型サブストレートに接続されたｐ型ベース端子と、該ｐチャネルＭＯＳトランジスタのｎ型サブストレートに接続されたｎ型ベース端子の４つの端子を含み、該ｎチャネルＭＯＳトランジスタが、ＭＯＳトランジスタの動作モードと、該ｎチャネルＭＯＳトランジスタに内在するｎｐｎラティラルバイポーラトランジスタの動作モードとの混合モードで動作し、該ｐチャネルＭＯＳトランジスタが、ＭＯＳトランジスタの動作モードと、該ｐチャネルＭＯＳトランジスタに内在するｐｎｐラティラルバイポーラトランジスタの動作モードとの混合モードで動作することを特徴とするラティラルバイポーラＣＭＯＳ集積回路である。
従来の３端子のＤＴＭＯＳは、消費電力が大きく、Ｖｄｄが０．７Ｖ以上で使えないという問題点を有する一方で、ラティラル・バイポーラ・トランジスタ動作の電流駆動力により極めて高速であるという優れた特徴を持っていた。そこで、本発明は、その駆動力を活用する立場で、ＳＯＩを前提としたＭＯＳトランジスタと、構造的に内在するラティラル・バイポーラ・トランジスタとを、混成した４端子素子として扱う集積回路を提供するものである。
また、本発明は、上記インバータ回路が、上記ゲート入力端子Ｖｉｎ、上記ｐ型ベース端子、及び上記ｎ型ベース端子を入力端子とし、上記出力端子Ｖｏｕｔを出力端子とし、該ゲート入力端子Ｖｉｎに入力された高レベル又は低レベルの電圧を、反転させたレベルの電圧として出力端子Ｖｏｕｔから出力するインバータ回路であることを特徴とするラティラルバイポーラＣＭＯＳ集積回路でもある。
また、本発明は、上記ｎチャネルＭＯＳトランジスタの上記ｐ型ベース端子に接続された電流源Ｉｂｐと、上記ｐチャネルＭＯＳトランジスタの上記ｎ型ベース端子に接続された電流源Ｉｂｎとを含み、該電流源Ｉｂｐ及び該電流源Ｉｂｎの電流は、上記ゲート入力端子Ｖｉｎへの入力電圧が略一定の状態で０に維持され、該ゲート入力端子Ｖｉｎへの入力電圧が低レベルから高レベルへにスイッチングした場合に、該スイッチングに同期して該電流源Ｉｂｐから該ｐ型ベース端子に順方向のパルス電流を流すとともに、該ゲート入力端子Ｖｉｎへの入力電圧が高レベルから低レベルへスイッチングした場合に、該スイッチングに同期して該電流源Ｉｂｎから該ｎ型ベース端子に順方向のパルス電流を流すことを特徴とするラティラルバイポーラＣＭＯＳ集積回路でもある。
更に、本発明は、電圧源Ｖｄｄと接地源Ｇｎｄとを含み、上記電流源Ｉｂｐが、ソース端子、ドレイン端子及びサブストレート端子を含むプルアップ型ｐチャネルＭＯＳトランジスタであって、該ドレイン端子が上記ｐ型ベース端子に接続され、該ソース端子と該サブストレート端子が該電圧源Ｖｄｄに接続されたプルアップ型ｐチャネルＭＯＳトランジスタからなり、上記電流源Ｉｂｎが、ソース端子、ドレイン端子及びサブストレート端子を含むプルダウン型ｎチャネルＭＯＳトランジスタであって、該ドレイン端子が上記ｎ型ベース端子に接続され、該ソース端子と該サブストレート端子が該接地源Ｇｎｄに接続されたプルダウン型ｎチャネルＭＯＳトランジスタからなることを特徴とするラティラルバイポーラＣＭＯＳ集積回路でもある。
更に、本発明は、上記ｎチャネルＭＯＳトランジスタと上記ｐチャネルＭＯＳトランジスタとを含むインバータ回路を、上記ＭＯＳトランジスタの動作モードでＣＭＯＳ標準セルとして使用し、該ＣＭＯＳ標準セルの出力に大きな負荷が接続された場合に、上記混成モードで使用することを特徴とするラティラルバイポーラＣＭＯＳ集積回路でもある。
以上の説明から明らかなように、本発明にかかるラティラル・バイポーラＣＭＯＳ集積回路では、４端子のｎチャネルとｐチャネルのＭＯＳトランジスタと、その各々に構造的に内在するｎｐｎとｐｎｐのラティラル・バイポーラ・トランジスタを混成モードで動作させて、インバータ回路のスイッチング時にのみ高速充放電を行い、高速動作が可能で、かつ低エネルギーのラティラル・バイポーラＣＭＯＳ集積回路を実現できる。
図１は、本実施の形態にかかるラティラルバイポーラＣＭＯＳ装置の断面の概略図である。
図２は、本実施の形態にかかるラティラルバイポーラＣＭＯＳインバータ回路（ＬＢＣＭＯＳ）の等価回路図である。
図３は、ｎチャネルＭＯＳトランジスタの等価回路図である。
図４は、ｐチャネルＭＯＳトランジスタの等価回路図である。
図５は、本実施の形態にかかるＬＢＣＭＯＳのレイアウト図である。
図６は、入力電圧と、Ｉｂｐ、Ｉｂｎから供給される電流の波形である。
図７は、本実施の形態にかかるラティラルバイポーラＣＭＯＳインバータ回路（ＬＢＣＭＯＳ）の等価回路図である。
図８は、本実施の形態にかかるＬＢＣＭＯＳのレイアウト図である。
図９は、入力電圧と、ゲート電圧Ｖｐ、Ｖｎの波形である。
図１０は、比較例にかかる従来のＤＴＭＯＳの等価回路図である。
図１１は、ｎチャネルＤＴＭＯＳの等価回路図である。
図１２は、ｐチャネルＤＴＭＯＳの等価回路図である。
図１３は、入力電圧のパルス波形である。
図１４は、Ｖｇｓを変化させた場合の、ｎチャネルＤＴＭＯＳの電流Ｉｄｓ−電圧Ｖｄｓ特性である。
図１５は、｜Ｖｇｓ｜を変化させた場合の、ｐチャネルＤＴＭＯＳの電流｜Ｉｄｓ｜−電圧｜Ｖｄｓ｜特性である。
図１６は、ＤＴＣＭＯＳの遅延と消費電力である。
図１７は、ＤＴＣＭＯＳのエネルギーとエネルギー遅延積である。
図１８は、Ｖｂｅ＝０．７Ｖに固定し、Ｖｇｓを変化させた場合の、ｎチャネルＬＢＭＯＳの電流Ｉｄｓ−電圧Ｖｄｓ特性である。
図１９は、Ｖｂｅ＝０．７Ｖ、Ｖｄｓ＝１．０Ｖに固定した場合の、ｎチャネルＬＢＭＯＳの電流Ｉｄｓ−電圧Ｖｇｓ特性である。
図２０は、｜Ｖｂｅ｜＝０．７Ｖに固定し、｜Ｖｇｓ｜を変化させた場合の、ｎチャネルＬＢＭＯＳの電流｜Ｉｄｓ｜−電圧｜Ｖｄｓ｜特性である。
図２１は、｜Ｖｂｅ｜＝０．７Ｖ、｜Ｖｄｓ｜＝１．０Ｖに固定した場合の、ｐチャネルＬＢＭＯＳの電流｜Ｉｄｓ｜−電圧｜Ｖｇｓ｜特性である。
図２２は、ＬＢＣＭＯＳインバータ回路の遅延と消費電力に関して、ＣＭＯＳ、ＤＴＣＭＯＳとの比較である。
図２３は、ＬＢＣＭＯＳインバータ回路のエネルギーとエネルギー遅延積に関して、ＣＭＯＳ、ＤＴＣＭＯＳとの比較である。
図２４は、ＬＢＣＭＯＳインバータ回路の遅延と消費電力に関して、ＣＭＯＳとの比較である。
図２５は、ＬＢＣＭＯＳインバータ回路のエネルギーとエネルギー遅延積に関して、ＣＭＯＳとの比較である。
図２６は、ＬＢＣＭＯＳインバータ回路の遅延と消費電力である。
図２７は、ＬＢＣＭＯＳインバータ回路のエネルギーとエネルギー遅延積である。
図２８は、ＬＢＣＭＯＳインバータ回路の遅延と消費電力である。
図２９は、ＬＢＣＭＯＳインバータ回路のエネルギーとエネルギー遅延積である。
図３０は、ＬＢＣＭＯＳインバータ回路の遅延と消費電力である。
図３１は、ＬＢＣＭＯＳインバータのエネルギーとエネルギー遅延積である。
図３２は、ＬＢＣＭＯＳインバータ回路の遅延と消費電力である。
図３３は、ＬＢＣＭＯＳインバータ回路のエネルギーとエネルギー遅延積である。
図３４は、ＬＢＣＭＯＳインバータ回路の遅延と消費電力である。
図３５は、ＬＢＣＭＯＳインバータ回路のエネルギーとエネルギー遅延積である。
図１は、全体が１００で表される、本実施の形態にかかるラティラルバイポーラＣＭＯＳ（Ｌａｔｅｒａｌ Ｂｉｐｏｌａｒ ＣＭＯＳ）インバータ回路（以下、「ＬＢＣＭＯＳ」と記載する。）装置の断面の概略図である。
ＬＢＣＭＯＳ１００は、シリコン基板１を含む。シリコン基板１の上には、酸化シリコンの埋め込み酸化膜２を介してｎチャネルＭＯＳトランジスタ１０とｐチャネルＭＯＳトランジスタ２０とが設けられている。
ｎチャネルＭＯＳトランジスタ１０は、ｐ型サブストレート領域１１とその両側に設けられたｎ型ソース領域１２、ｎ型ドレイン領域１３を有する。これらの領域１１、１２、１３は、シリコンから形成される。ｐ型サブストレート領域１１は、部分的空乏層１４が生じる膜厚、および不純物濃度に設計される。
ｐ型サブストレート領域１１の上には、酸化シリコンからなるゲート絶縁膜１５を介して多結晶シリコンからなるゲート電極１６が設けられている。ゲート電極１６に電圧を印加することにより、ｐ型サブストレート領域１１にｎチャネル（反転層）１７が形成される。
更に、埋め込み酸化膜２の上には、ｐチャネルＭＯＳトランジスタ２０が設けられる。ｐチャネルＭＯＳトランジスタ２０は、ｎチャネルＭＯＳトランジスタ１０とほぼ同じ構造を有する。埋め込み酸化膜２上に、ｎ型サブストレート領域２１とそれを挟むｐ型ソース領域２２、ｐ型ドレイン領域２３を有し、更に、ｎ型サブストレート領域２１の上には、ゲート絶縁膜２５を介してゲート電極２６が設けられている。ｎ型サブストレート領域２１には、部分的空乏層２４が形成されるとともに、ゲート電極２６に電圧を印加することによりｐチャネル２７が形成される。
なお、ＬＢＣＭＯＳの作製には、シリコン基板１、埋め込み酸化膜２およびシリコン膜からなるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いることが好ましい。
図１から明らかなように、例えば、ｎチャネルＭＯＳトランジスタ１０は、一般的なＭＯＳトランジスタ構造を有すると共に、ｎ型ソース領域１２、部分的空空乏層１４以外のｐ型サブストレート領域１１、ｎ型ドレイン領域１３が、内在したｎｐｎ構造のラティラル・バイポーラ・トランジスタとなっている。
このように、ｎチャネルＭＯＳトランジスタ１０は、ＭＯＳトランジスタの動作モードと、バイポーラトランジスタの動作モードが混ったモード（混成モード）で動作する。これは、ｐチャネルＭＯＳトランジスタ２０についても同様である。なお、混成モードの詳細については後述する。
図２は、全体が２００で表される、本実施の形態にかかるラティラル・バイポーラ・ＣＭＯＳインバータ回路（ＬＢＣＭＯＳ）の等価回路図である。ＬＢＣＭＯＳ２００では、ｎチャネルＭＯＳトランジスタ２１０とｐチャネルＭＯＳトランジスタ２２０が、ＣＭＯＳインバータ構造となるように接続されている。即ち、両トランジスタ２１０、２２０のゲート、ドレインが、それぞれ、入力端子Ｖｉｎ、出力端子Ｖｏｕｔに接続されている。また、ｐチャネルＭＯＳトランジスタ２２０のソースが電圧源Ｖｄｄに、ｎチャネルＭＯＳトランジスタ２１０のソースが接地源Ｇｎｄに、それぞれ接続されている。
ＬＢＣＭＯＳ２００は、更に、２つの電流源Ｉｂｎ２３０、Ｉｂｐ２４０を含む。電流源Ｉｂｎ２３０は、ｐチャネルＭＯＳトランジスタ２２０のｎ型サブストレート領域（ベース）に接続されたサブストレート端子（Ｓｕｂ）に接続され、かかるサブストレート端子に順方向電流を流す。一方、電流源Ｉｂｐ２４０は、ｎチャネルＭＯＳトランジスタ１０のｐ型サブストレート領域（ベース）に接続されたサブストレート端子（Ｓｕｂ）との間に接続され、同じくサブストレート端子に順方向電流を流す。
図３は、ＬＢＣＭＯＳ２００に含まれ、内在するｎｐｎラティラル・バイポーラ・トランジスタと混成した動作を行う４端子のｎチャネルＭＯＳトランジスタ２１０の等価回路図である。このトランジスタを、ｎチャネルＬＢＭＯＳ素子と呼ぶ。また、図４は、４端子のｐチャネルＭＯＳトランジスタ２２０の等価回路図である。
図３、４から明らかなように、ＭＯＳトランジスタ２１０、２２０のソース、ドレインは、内在するバイポーラトランジスタのエミッタ、コレクタを兼ねている。また、バイポーラトランジスタのベース領域には、サブストレート（ベース）端子が接続されている。
図５は、ＬＢＣＭＯＳ２００のレイアウト図である。
ＬＢＣＭＯＳ２００において、チャネル幅は、λデザインルールで、ｎチャネルの最小幅：Ｗｎ＝６λとｐチャネルの最小幅：Ｗｐ＝１２λである。例えば、λ＝０．１７５μｍとすると、最小寸法が、Ｗｎ＝１．０５μｍ、Ｗｐ＝２．１μｍとなる。
図５では、電流源Ｉｂｐ、Ｉｂｎの入力端子をサブストレート・コンタクトで示し、ｎウエルとｐウエルの分離間隔は６λと仮定した。
図６は、ＬＢＣＭＯＳを混成モードで動作させる場合の、入力端子Ｖｉｎに対する入力電圧と、電流源Ｉｂｐ、Ｉｂｎから供給される電流の波形である。
図６に示すように、まず、入力端子Ｖｉｎへの入力電圧が、低レベル（Ｇｎｄ電位）から高レベル（Ｖｄｄ）にスイッチングする。スイッチング（立ち上がり）に必要な時間は１５０ｐｓである。かかる入力電圧のスイッチングに同期して、Ｉｂｐからｎｐｎラティラル・バイポーラ・トランジスタのｐ型サブストレート（ベース）端子に順方向電流を供給する。
このように、インバータ回路の入力電圧が低レベルから高レベルに変化してスイッチングする場合にのみ同期して、電流源Ｉｂｐが、最大電流値がＩｍａｘである台形の電流パルスをベース電流として流すことにより、ｎｐｎラティラル・バイポーラ・トランジスタにおいて大きなコレクタ電流を引き出し、ｎチャネルＭＯＳのスイッチング速度を加速できる。一方、かかるタイミングでは、ｐｎｐラティラル・バイポーラ・トランジスタのベース（ｎ）・エミッタ（ソース）接合は零バイアスとして電流を流さない。
同様に、ｐｎｐラティラル・バイポーラ・トランジスタのｎ型サブストレート（ベース）端子へ順方向電流を供給する電流源Ｉｂｎは、インバータ回路の入力電圧が、高レベルから低レベルにスイッチングする場合（スイッチング時間は１５０ｐｓ）にのみ同期して、最大電流が高さＩｍａｘである台形の電流パルスをベース電流として流す。これにより、ｐｎｐラティラル・バイポーラ・トランジスタにおいて、大きなコレクタ電流を引き出して、ｐチャネルＭＯＳのスイッチング速度を加速できる。一方、かかるタイミングでは、ｎｐｎラティラル・バイポーラ・トランジスタのベース（ｐ）・エミッタ（ソース）接合は零バイアスにして電流を流さない。
更に、インバータ回路が定常状態にある時、即ち、入力電圧が、高レベル又は低レベルで略一定している時は、双方のラティラル・バイポーラ・トランジスタのベース・エミッタ接合は零バイアスに印加され、いずれにおいてもベース電流は流れない。
以上の説明から明らかなように、本実施の形態にかかるＬＢＣＭＯＳでは、インバータ回路を構成する一方のトランジスタがオン状態で、かつ高速に動作して消費電力が上っても、他方のトランジスタはオフ状態で電力を消費しない。更に、かかる消費電力の増加を、遅延の減少量が上回ることにより、ＬＢＣＭＯＳ全体の動作に必要なエネルギーを低減できる。
なお、入力端子Ｖｉｎへの入力電圧のスイッチング（立ち上り、立ち下り）時間を、それぞれ１５０ｐｓとしているが、これは、最小寸法のトランジスタ幅を有するリングオシレータの回路シミュレーション波形から採用した値である。また、ＩｂｐとＩｂｎの立ち上り時間（≒立ち下り時間）を、それぞれ５０ｐｓと１００ｐｓとしているが、これは、ｎチャネル／ｐチャネルＭＯＳトランジスタ幅の比、即ち、ゲート容量の比が１：２であることに対応させたものである。これは、後述のＬＢＣＭＯＳ３００においても同様である。
図７は、全体が３００で表される、本実施の形態にかかるラティラル・バイポーラ・ＣＭＯＳ（ＬＢＣＭＯＳ）インバータ回路の等価回路図である。
ＬＢＣＭＯＳ３００は、ＬＢＣＭＯＳ２００と同様に、ｎチャネルＭＯＳトランジスタ３１０とｐチャネルＭＯＳトランジスタ３２０が、ＣＭＯＳ構造となるように接続されている。２種類の電流源には、ＬＢＣＭＯＳ２００とは異なり、例えばλ＝０．１７５μｍとして、Ｗｐ＝１２λ＝２．１μｍのプルアップｐチャネルＭＯＳトランジスタ３３０と、Ｗｎ＝６λ＝１．０５μｍのプルダウンｎチャネルＭＯＳトランジスタ３４０が用いられる。
ＭＯＳトランジスタ３３０のドレイン端子は、ｎチャネルＭＯＳトランジスタ３１０のｐ型サブストレート（ベース）端子に接続され、ソース端子とサブストレート端子は、ともに電圧源Ｖｄｄに接続される。同様に、ＭＯＳトランジスタ３４０のドレイン端子は、ｐチャネルＭＯＳトランジスタ３２０のｎ型サブストレート（ベース）端子に接続され、ソース端子とサブストレート端子は、接地源Ｇｎｄにそれぞれ接続される。
かかる構造で、ＭＯＳトランジスタ３３０のゲート電圧Ｖｐと、ＭＯＳトランジスタ３４０のゲート電圧Ｖｎを制御することにより、インバータ回路を構成する２つのＭＯＳトランジスタ３１０、３２０のサブストレート（ベース）端子のどちらか一方に順方向電流を流す。即ち、後述するように、一方のサブストレート（ベース）端子に順方向電流を流す場合、他方のサブストレート（ベース）端子には順方向電流は流さないように制御する。
図８は、かかるＬＢＣＭＯＳ３００のレイアウトである。
図９は、ＬＢＣＭＯＳ３００を混成モードで動作させる場合の、入力端子Ｖｉｎに対する入力電圧と、２つの電流源のゲート電圧Ｖｐ、Ｖｎのパルス波形である。
図９に示すように、まず、入力端子Ｖｉｎへの入力電圧が、低レベル（Ｇｎｄ電位）から高レベル（Ｖｄｄ）にスイッチングする。スイッチング（立ち上がり）に必要な時間は１５０ｐｓである。かかる入力電圧のスイッチングに同期して、ＭＯＳトランジスタ３３０のゲート電圧Ｖｐが、高レベル（Ｖｄｄ）から低レベル（Ｇｎｄ）に変化し、一定時間（Ｔｌ）経過後にまた元の高レベル（Ｖｄｄ）に戻る台形のパルス電圧を与える。これにより、かかる台形波に対応した、略台形のパルス電流が、ＭＯＳトランジスタ３３０のドレイン端子に流れる。かかるパルス電流が、ｎチャネルＭＯＳトランジスタ３１０に内在するｎｐｎラティラル・バイポーラ・トランジスタのベース電流となって大きなコレクタ電流を引き出し、ｎチャネルＭＯＳトランジスタ３１０のスイッチング速度を加速する。一方、ＭＯＳトランジスタ３４０のゲート電圧Ｖｎは低レベルに維持され、トランジスタがオフ状態になるように制御する。これにより、ｐチャネルＭＯＳトランジスタ３２０にはベース電流が流れず、オフ状態に維持される。
次に、インバータ回路の入力電圧Ｖｉｎが、高レベル（Ｖｄｄ）から低レベル（Ｇｎｄ）にスイッチングする場合、スイッチングに同期して、ＭＯＳトランジスタ３４０のゲート電圧Ｖｎが、低レベル（Ｇｎｄ）から高レベル（Ｖｄｄ）に変化し、一定時間（Ｔｈ）経過後にまた元の低レベル（Ｇｎｄ）に戻る台形状に変化する。かかるパルス電圧を与えることにより、それに対応したほぼ台形のパルス電流が、ＭＯＳトランジスタ３４０のドレイン端子に流れる。かかるパルス電流が、ｎチャネルＭＯＳトランジスタ３２０の内在するｐｎｐラティラル・バイポーラ・トランジスタのベース電流となって大きなコレクタ電流を引き出し、ｐチャネルＭＯＳトランジスタ３２０のスイッチング速度を加速する。
一方、ＭＯＳトランジスタ３３０のゲート電圧Ｖｐは高レベルに維持され、トランジスタがオフ状態になるように制御する。これにより、ｎチャネルＭＯＳトランジスタ３１０にはベース電流が流れず、オフ状態に維持される。
更に、インバータ回路が定常状態にある時、即ち、入力電圧が、高レベル又は低レベルで略一定している時は、双方のラティラル・バイポーラ・トランジスタのベース・エミッタ接合は零バイアスに印加され、ベース電流は流れない。
このように、ＬＢＣＭＯＳ３００では、ＬＢＣＭＯＳ２００と同様に、インバータ回路を構成する一方のトランジスタがオン状態で、かつ高速に動作して消費電力が上っても、他方のトランジスタはオフ状態で電力を消費しない。更に、かかる消費電力の増加を、遅延の減少量が上回ることにより、ＬＢＣＭＯＳ全体の動作に必要なエネルギーを低減できる。
＜比較例＞
図１０は、比較例であり、全体が４００で表される従来構造のＤＴＣＭＯＳ（Ｄｙｎａｍｉｃ Ｔｈｒｅｓｈｏｌｄ Ｖｏｌｔａｇｅ ＣＭＯＳ）インバータ回路の等価回路図である。また、図１１、１２は、ＤＴＣＭＯＳ４００に含まれるｎチャネルＭＯＳトランジスタ（以下、「ＤＴＭＯＳ」と呼ぶ。）４１０とｐチャネルＤＴＭＯＳ４２０との等価回路図である。
ＤＴＣＭＯＳ４００は、ｎチャネルＤＴＭＯＳ４１０とｐチャネルＤＴＭＯＳ４２０が、ＣＭＯＳ構造となるように接続されている。ＤＴＭＯＳ４１０、４２０のゲート、ドレインは、それぞれ、入力端子Ｖｉｎ、出力端子Ｖｏｕｔに接続されている。また、ｐチャネルＤＴＭＯＳ４２０のソースが電圧源Ｖｄｄに、ｎチャネルＤＴＭＯＳ４１０のソースが接地源Ｇｎｄに、それぞれ接続されている。
また、ＤＴＣＭＯＳ４００では、２つのＤＴＭＯＳ４１０、４２０のサブストレート（ベース）端子が入力端子Ｖｉｎに接続されている。
ここで、ゲート端子とサブストレート端子とが常時接続されるｎチャネルＤＴＭＯＳ４１０について説明する。ｎチャネルＤＴＭＯＳ４１０では、ゲート端子へ正の入力電圧の印加は、即ち、構造的に内在するｎｐｎバイポーラトランジスタのベース・エミッタ接合に順方向電圧を印加することに相当する。この接合に印加される電圧の値、即ちゲート電圧の値に依存して、ｎｐｎバイポーラトランジスタにベース電流が流れ、これを電流増幅率倍した大きなコレクター電流が流れる。しかし、ベース・エミッタ接合の電圧はビルトイン電圧以下となり、電圧源Ｖｄｄもビルトイン電圧以下となる。
一方、ソース端子とドレイン端子が零バイアスの場合、ｎチャネルＤＴＭＯＳ４１０がオン状態でなくてもサブストレート端子（即ちベースでもあり、またゲートでもある端子）に順方向電圧が印加されれば、無視できない程度のベース電流が流れる。このため、ＤＴＣＭＯＳ４００のスイッチングが起きない定常状態においても電力が消費される。
次に、図１０に示されるＤＴＣＭＯＳ４００の動作について述べる。
ＤＴＣＭＯＳ４００では、Ｗｐ／Ｗｎ＝２となる。ここでは、０．３５μｍのＣＭＯＳプロセスに基き、マスク寸法のチャネル長はＬｎ＝Ｌｐ＝０．３５μｍとし、チャネル幅はＷｎ＝１．０５μｍ（最小チャネル幅）、Ｗｐ＝２．１μｍとした。
図１３は、ＤＴＣＭＯＳ４００を動作させる場合の、入力端子Ｖｉｎからの入力電圧の波形である。ここで立ち上り時間と立ち下り時間をそれぞれ１５０ｐｓとしているが、これは同寸法ＣＭＯＳインバータのリングオシレータの回路シミュレーション結果から求めた立ち上り時間（立ち下り時間）に相当する。
次に、ｎチャネルＭＯＳとｎｐｎバイポーラトランジスタの混成モードで動作するｎチャネルＤＴＭＯＳ４１０の動作を回路シミュレーションで確認する。ここでは、０．３５μｍのＣＭＯＳプロセスに基づき、ＢＳＩＭ３ｖ３モデルで、以下の主要パラメータを使ったシミュレーションを行った。
ｎチャネルＭＯＳ：
ＶＴ０（ｎ）＝０．１７８Ｖ
Ｋ１＝０．４７Ｖ１／２
Ｋ２＝−０．０５７
φＳ＝０．８２Ｖ
μ０＝５５０ｃｍ２／Ｖ／Ｓｅｃ
ｔＯＸ＝７ｎｍ
ｎｐｎバイポーラトランジスタ：
ｈＦＥ＝１００
ＩＳ＝２×１０−１５Ａ
Ａｒｅａ＝１
Ｓ．Ｖｅｒｄｏｎｋｔ−Ｖａｎｄｅｂｒｏｅｋ ｅｔ ａｌ．の“Ｈｉｇｈ−ｇａｉｎ ｌａｔｅｒａｌ ｂｉｐｏｌａｒ ａｃｔｉｏｎ ｉｎ ａ ＭＯＳＦＥＴ ｓｔｒｕｃｔｕｒｅ，”（ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ｖｏｌ．ＥＤ−３８，ｐｐ．２４８７−２４９６，Ｎｏｖ．１９９１）によれば、Ｖｄｄが０．６Ｖ以下の場合、ＤＴＭＯＳの電流増幅率ｈＦＥの測定結果は１０００を越える。Ｖｄｄが０．７Ｖ以上の場合に、ｈＦＥを１００とした本発明の仮定は、容易に実現できると考える。
図１４は、トランジスタの幅Ｗｎ＝１．０５μｍであるｎチャネルＤＴＭＯＳ４１０に対して、Ｖｇｓを０Ｖから０．７Ｖに変化させた場合の、電流Ｉｄｓと電圧Ｖｄｓの関係である。
図１４からわかるように、Ｖｇｓ（＝Ｖｂｅ：ベース・エミッタ電圧）が０．７Ｖに到達すると、順方向ベース電流が指数関数的に急増するため、電圧と電流の関係に不連続が見られる。
続いて、ｐチャネルＭＯＳとｐｎｐバイポーラトランジスタの混成モードで動作するｐチャネルＤＴＭＯＳ４２０の動作を回路シミュレーションで確認する。回路シミュレーションは、同様に、０．３５μｍのＣＭＯＳプロセスに基づき、ＢＳＩＭ３ｖ３モデルで、以下の主要パラメータを使って行った。
ｐチャネルＭＯＳ：
ＶＴ０（ｐ）＝−０．２３８Ｖ
Ｋ１＝０．４５Ｖ１／２
Ｋ２＝−０．０３
φＳ＝０．７９Ｖ
μ０＝２２０ｃｍ２／Ｖ／Ｓｅｃ
ｔＯＸ＝７ｎｍ
ｐｎｐバイポーラトランジスタ：
ｈＦＥ＝１００
ＩＳ＝２×１０−１５Ａ
Ａｒｅａ＝２
図１５は、ｐチャネルＤＴＭＯＳ４２０に対して、｜Ｖｇｓ｜を０Ｖから０．７Ｖまで変化させた場合の、電流｜Ｉｄｓ｜と電圧｜Ｖｄｓ｜との関係である。図１５からわかるように、｜Ｖｇｓ｜（＝｜Ｖｂｅ｜）が０．７Ｖに到達すると、順方向ベース電流が指数関数的に急増するため、電圧と電流の大きな不連続が見られる。
次に、上述のＤＴＭＯＳ４１０、４２０を含むＤＴＣＭＯＳ４００の回路シミュレーション結果を示す。
図１６（ａ）（ｂ）に、負荷容量とＶｄｄとを変化させた場合の、ＤＴＣＭＯＳインバータの遅延（出力の立ち上りと立ち下りの平均遅延をいう。以下同様。）、及び消費電力を示す。
図１６（ａ）（ｂ）より、遅延、消費電力共に、Ｖｄｄに大きく依存していることがわかる。特に、Ｖｄｄ＞０．７Ｖでは、消費電力が急激に増加している。
図１７（ａ）（ｂ）に、同じく負荷容量とＶｄｄとを変化させた場合の、ＤＴＣＭＯＳインバータのエネルギーとエネルギー遅延積を示す。エネルギーは、消費電力×遅延時間で近似できるが、消費電力の増加が遅延時間の減少を上回るため、Ｖｄｄ＞０．７Ｖではエネルギーが大きく増加する。
このエネルギーに再度、遅延を乗じた値がエネルギー遅延積であるが、エネルギー遅延積が最小となるのは、図１７（ｂ）の座標で表すと、（０．６，０）→（０．６５，２５）→（０．７，５０）→（０．７，７５）→（０．７，１００）と推移する。
負荷容量≦２５の場合、Ｖｄｄ≦０．６５Ｖで遅延積の値はほぼ０と見なせる。Ｖｄｄ≧０．７Ｖにおいて、遅延積の値が増えるが、この０．７Ｖが増加の始まりである。これは、Ｖｄｄ＝０．７Ｖで順方向ベース電流が指数関数的に増え、この結果、電流増幅率倍したコレクタ電流が流れるためである。上述の非特許文献１では、Ｖｄｄの上限を０．６Ｖとしているが、本発明では０．７Ｖと見なす。
図１８は、ｎチャネルＬＢＭＯＳ（Ｗｎ＝１．０５μｍ）において、Ｖｂｅ＝０．７Ｖに固定して、Ｖｇｓを変化させた場合の、電流Ｉｄｓと電圧Ｖｄｓとの関係である。また、図１９は、Ｖｂｅ＝０．７Ｖ、Ｖｄｓ＝１．０Ｖに固定した場合の、電流Ｉｄｓと電圧Ｖｇｓとの関係である。図１８、１９において、縦軸の電流は対数で表されており、電流が急激に増加していることがわかる。
また、図２０は、ｐチャネルＬＢＭＯＳ（Ｗｐ＝２．１μｍ）において、｜Ｖｂｅ｜＝０．７Ｖに固定して、｜Ｖｇｓ｜を変化させた場合の、電流｜Ｉｄｓ｜と電圧｜Ｖｄｓ｜との関係である。また、図２１は、｜Ｖｂｅ｜＝０．７Ｖ、｜Ｖｄｓ｜＝１．０Ｖに固定した場合の、電流｜Ｉｄｓ｜と電圧｜Ｖｇｓ｜との関係である。縦軸の電流は対数で表されており、電流が急激に増加していることがわかる。
次に、これらのｎチャネルＬＢＭＯＳとｐチャネルＬＢＭＯＳとをＣＭＯＳインバータ構造となるように接続したＬＢＣＭＯＳを、２種類の電流源を用いて混成モードで動作させた場合の回路シミュレーション結果について述べる。
回路シミュレーションにおいては、ＤＴＣＭＯＳでは上限であったＶｄｄ＝０．７Ｖの場合に、負荷容量：Ｃｌ＝０．５５３４ｐＦ（＝１００×５．５３４ｆＦ：この値５．５３４ｆＦは最小寸法のインバータ回路のゲート容量値）に対して、電流源の最大値が７５μＡで、その最大値の電流レベルにある時間間隔が１００ｐｓであるとした電流パルス条件を設定した。
かかる電流パルス条件を用い、通常のＣＭＯＳ、及び上述の比較例で述べたＤＴＣＭＯＳと比較した、ＬＢＣＭＯＳインバータ回路の性能に関する回路シミュレーション実験を行った。なお、混成モードにおける電流増幅率ｈＦＥは、１００とした。
表１に、かかる回路シミュレーションの結果を示す。表１では、通常のＣＭＯＳ、上記比較例で説明したＤＴＣＭＯＳ、及び本発明にかかるＬＢＣＭＯＳについて、遅延時間、消費電力、エネルギー、及びエネルギー遅延積について比較を行った。ＣＭＯＳ／ＬＢＣＭＯＳ、ＤＴＣＭＯＳ／ＬＢＣＭＯＳは、これらの回路で得られる特性値の比を示す。なお、以下の表２〜４においても、シミュレーション結果の比較項目は同じとする。
Figure 2004088750
表１に示すように、本発明にかかる混成モードで動作するＬＢＣＭＯＳインバータ回路は、通常のＣＭＯＳとの比較で、消費電力が１８％増える。しかしながら、遅延は１／６４と小さくなり、従って動作速度は６４倍も高速であり、エネルギーでは１／５５になる。
一方、ＤＴＣＭＯＳとの比較では、動作速度が２．５倍、消費電力は１／６０、エネルギーは１／１５３となる。上述のように、ＤＴＣＭＯＳインバータ回路は、Ｖｄｄ＞０．７Ｖで異常動作を示し、Ｖｄｄ＝０．７Ｖでも消費電力が大きくなり過ぎる。
以上のように、ＬＢＣＭＯＳインバータ回路は、３種類のインバータ回路の中で、最も高速で、かつ低エネルギーとなる。
図２２（ａ）（ｂ）は、負荷容量Ｃｌを０から１００まで変化させた場合の、遅延、及び消費電力の変化である。また、図２３（ａ）（ｂ）は、負荷容量Ｃｌを０から１００まで変化させた場合の、エネルギー、及びエネルギー遅延積の変化である。他の条件は、表１の場合と同ｄである。
これらのシミュレーション結果から、ＣＭＯＳは遅延が非常に大きく、ＤＴＣＭＯＳでは消費電力が大きいことがわかる。
ＤＴＣＭＯＳインバータ回路では、Ｖｄｄを上限の０．７Ｖを超えて１．０Ｖまで上げると、インバータ回路は異常な動作となる。しかしながら、ＬＢＣＭＯＳのインバータ回路では、正常な動作が得られる。
表２は、Ｃｌ＝１００（×５．５３４ｆＦ）という大きな負荷容量に対して、Ｖｄｄを１．０Ｖに固定し、電流源がＩｍａｘ＝７５μＡでＴｈ＝１００ｐｓの場合の、シミュレーション結果である。
Figure 2004088750
表２に示すように、本発明にかかる混成モードで動作するＬＢＣＭＯＳインバータ回路は、通常のＣＭＯＳとの比較で、消費電力が１４％増える。しかしながら、遅延は１／３１と小さくなり、従って、動作速度は３１倍も高速となる。また、エネルギーは１／２７となる。
図２４（ａ）（ｂ）は、負荷容量Ｃｌを０から１００まで変化させた場合の、遅延、及び消費電力の変化である。また、図２５（ａ）（ｂ）は、負荷容量Ｃｌを０から１００まで変化させた場合の、エネルギー、及びエネルギー遅延積の変化である。他の条件は、表２の場合と同じである。
これらのシミュレーション結果から、ＣＭＯＳインバータ回路は、消費電力でＬＢＣＭＯＳより僅かに勝るが、遅延が格段に大きくなっていることがわかる。
また、図２６（ａ）（ｂ）に、Ｉｍａｘを５０μＡから２００μＡまで変化させたＬＢＣＭＯＳインバータの遅延と消費電力の変化である。また、図２７（ａ）（ｂ）は、同じく、Ｉｍａｘを５０μＡから２００μＡまで変化させたＬＢＣＭＯＳインバータのエネルギーとエネルギー遅延積の変化である。ここで、Ｉｍａｘは、電流源Ｉｂｐから供給される最大電流値である（図６参照）。
図２６（ａ）より、Ｉｍａｘが７５μＡ以下では遅延の変化が急激であるが、７５μＡ以下では緩やかな変化となることがわかる。従って、ｎチャネルＬＢＭＯＳのベース端子には、Ｉｂｐから、Ｉｍａｘ（＝７５μＡ）×２００ｐｓの台形面積に相当する電荷を供給すれば、十分な高速スイッチングが得られることがわかる。
次に、プルアップ／プルダウンＭＯＳトランジスタを２種類の電流源として使用したＬＢＣＭＯＳを混成モードで動作させた場合の回路シミュレーション結果について述べる。
かかる回路シミュレーションでは、Ｖｄｄ＝０．７Ｖの場合に、負荷容量Ｃｌ＝０．５５３４ｐＦ（＝１００×５．５３４ｆＦ）に対して、プルアップ／プルダウンＭＯＳ（ｎチャネルＭＯＳ／ｐチャネルＭＯＳ）のゲート入力電圧Ｖｐ、Ｖｎの、高レベル／低レベルのスイッチングの間隔が、共に７００ｐｓであるとした電圧パルス条件を設定した。
かかる電流パルス条件を用い、通常のＣＭＯＳ、及び上述の比較例で述べたＤＴＣＭＯＳと比較した、ＬＢＣＭＯＳインバータ回路の性能に関する回路シミュレーション実験を行った。なお、混成モードにおける電流増幅率ｈＦＥは、同じく１００とした。
表３に、かかる回路シミュレーションの結果を示す。表３では、通常のＣＭＯＳ、上記比較例で説明したＤＴＣＭＯＳ、及び本発明にかかるＬＢＣＭＯＳについて、遅延時間、消費電力、エネルギー、及びエネルギー遅延積について比較を行った。ＣＭＯＳ／ＬＢＣＭＯＳ、ＤＴＣＭＯＳ／ＬＢＣＭＯＳは、これらの回路で得られる特性値の比を示す。
Figure 2004088750
表３に示すように、本発明にかかる混成モードで動作するＬＢＣＭＯＳインバータ回路は、通常のＣＭＯＳとの比較で、消費電力が１２％増える。しかしながら、遅延は１／６弱となり、従って、動作速度は６倍強と高速となる。また、エネルギーも１／６強となった。
一方、ＤＴＣＭＯＳと比較すると、動作速度は１／４倍と遅くなるが、消費電力は１／６１となり、また、エネルギーは１／１５となった。なお、かかる条件において、ＤＴＣＭＯＳは消費電力が非常に大きく、実際の使用することは困難である。
図２８（ａ）（ｂ）は、負荷容量Ｃｌを０から１００まで変化させた場合の、遅延、及び消費電力の変化である。また、図２９（ａ）（ｂ）は、負荷容量Ｃｌを０から１００まで変化させた場合の、エネルギー、及びエネルギー遅延積の変化である。他の条件は、表３の場合と同じである。
これらのシミュレーション結果から、ＣＭＯＳインバータ回路では遅延が大きく、ＤＴＣＭＯＳインバータ回路では消費電力が非常に大きいことがわかる。
ＤＴＣＭＯＳインバータ回路では、Ｖｄｄを上限の０．７Ｖを超えると、インバータ回路は異常な動作となる。しかしながら、ＬＢＣＭＯＳのインバータ回路では、正常な動作が得られる。
表４は、Ｖｄｄを１．０Ｖに固定し、Ｃｌ＝１００（×５．５３４ｆＦ）で、パルス電圧の保持時間：Ｔｈ＝Ｔｌ＝７００ｐｓの場合の、シミュレーション結果である。
Figure 2004088750
表４に示すように、本発明にかかる混成モードで動作するＬＢＣＭＯＳインバータ回路は、通常のＣＭＯＳとの比較で、消費電力が２７％増える。しかしながら、遅延は１／２０となり、従って、動作速度が２０倍と高速となる。また、エネルギーは、１／１６となる。
図３０（ａ）（ｂ）は、負荷容量Ｃｌを０から１００まで変化させた場合の、遅延、及び消費電力の変化である。また、図３１（ａ）（ｂ）は、負荷容量Ｃｌを０から１００まで変化させた場合の、エネルギー、及びエネルギー遅延積の変化である。他の条件は、表４の場合と同じである。
これらのシミュレーション結果から、ＣＭＯＳインバータ回路は、消費電力でＬＢＣＭＯＳより僅かに勝るが、遅延は大きくなっていることわかる。
図３２（ａ）（ｂ）は、パルス電圧の保持時間：Ｔｈ（＝Ｔｌ）を７００ｐｓに固定し、Ｖｄｄを０．７Ｖから１．１Ｖまで変化させた場合の、ＬＢＣＭＯＳインバータ回路の遅延と消費電力の変化である。また、図３３（ａ）（ｂ）は、同様の条件で、Ｖｄｄを０．７Ｖから１．１Ｖまで変化させた場合の、エネルギーとエネルギー遅延積の変化である。
これらの図から明らかなように、Ｖｄｄを上げると遅延減少効果が大きくなり、Ｖｄｄ＝１．１Ｖとなってもエネルギー遅延積は最小値に到達しない。
次に、図３４（ａ）（ｂ）は、Ｖｄｄを０．７Ｖに固定し、Ｔｈ（＝Ｔｌ）を１００ｐｓから１３００ｐｓまで変化させた場合の、ＬＢＣＭＯＳインバータ回路の遅延と消費電力のシミュレーション結果である。また、図３５（ａ）（ｂ）は、Ｔｈ（＝Ｔｌ）を１００ｐｓから１３００ｐｓまで変化させた場合の、ＬＢＣＭＯＳインバータ回路のエネルギーとエネルギー遅延積の変化である。
図からわかるように、Ｔｈ（＝Ｔｌ）が７００ｐ以上では、遅延はほぼ変化せず、消費電力の僅かな増加があるのみであり、エネルギーとエネルギー遅延積もほんの僅かしか増えない。従って、保持時間：Ｔｈ（＝Ｔｌ）を７００ｐｓに固定しても、ＬＢＣＭＯＳインバータ回路にはインバータの充放電に必要な電荷が十分に供給しており、図２８から図３３の結論はそのまま一般化できると考える。
以上のように、本実施の形態にかかるＬＢＣＭＯＳは、４端子のｎチャネルとｐチャネルのＭＯＳトランジスタと、その各々に構造的に内在するｎｐｎとｐｎｐのラティラル・バイポーラ・トランジスタからなるＣＭＯＳと、２つの電流源で構成され、ＭＯＳトランジスタ動作とバイポーラトランジスタ動作との混成モードで動作する。このため、ＣＭＯＳを構成するＭＯＳトランジスタの駆動能力が大幅に向上する。
このインバータ回路では、スイッチング時にのみ高速に充放電を行うことにより、動作が高速で、かつ低エネルギーのＣＭＯＳ集積回路が実現できる。具体的には、２つのＭＯＳトランジスタに内在するバイポーラトランジスタのベース端子を制御して、ＣＭＯＳインバータ回路の入力電圧のスイッチングに同期して、一方のＭＯＳトランジスタのベース端子に順方向電流を流し、これを電流増幅率倍したコレクタ電流を引き出して駆動力を大幅に増やす。同時に、他方のＭＯＳトランジスタのベース端子には電流を流さないようにする。また、ＣＭＯＳインバータ回路が定常状態にある場合は、双方のベース端子に電流を流さないようにする。
また、従来のＣＭＯＳ標準セル・ライブラリにおいて、高い駆動力を必要とする標準セルの出力に対し、かかる混成モードのＬＢＣＭＯＳを組み込む設計手法を採ることができる。即ち、ＣＭＯＳ標準セル・ライブラリでは、配線ＲＣやファンアウト容量の大きな負荷をスイッチング出来る駆動能力の高い標準セルも取り揃えなければならない。そこで、順方向ベース電流を流してそれを電流増幅率倍したドレイン電流を引き出して駆動力を上げた混成モードのＬＢＣＭＯＳをライブラリに準備する。このように、従来の低消費電力であるＣＭＯＳ標準セルと、高速で低エネルギーな本実施の形態にかかるＬＢＣＭＯＳを併用して使うことにより、画期的なＣＭＯＳ標準セル・ライブラリが実現する。例えば、クリティカルパス上で大きな負荷を持つ論理ゲートや、バスの駆動回路、ブロックの出力回路などの標準セルの出力に、かかるＬＢＣＭＯＳを追加する。
特に、０．３５μｍのＣＭＯＳプロセスを使用する場合、Ｖｄｄ＝１．０Ｖとして、電流増幅率が１００のラティラル・バイポーラ動作を仮定すると、この混成モードのＬＢＣＭＯＳは、通常のＣＭＯＳに比べて、動作速度が２０倍速くなり、エネルギーも１／１６となる。このように、本実施の形態にかかるＬＢＣＭＯＳでは、遅延時間を大幅に減らし、同時に大幅な低エネルギー化を達成できる。

Claims (5)

  1. ｎチャネルＭＯＳトランジスタとｐチャネルＭＯＳトランジスタとを含むインバータ回路であって、
    該ｎチャネルＭＯＳトランジスタ及び該ｐチャネルＭＯＳトランジスタのゲートに接続されたゲート入力端子Ｖｉｎと、
    該ｎチャネルＭＯＳトランジスタ及び該ｐチャネルＭＯＳトランジスタのドレインに接続された出力端子Ｖｏｕｔと、
    該ｎチャネルＭＯＳトランジスタのｐ型サブストレートに接続されたｐ型ベース端子と、
    該ｐチャネルＭＯＳトランジスタのｎ型サブストレートに接続されたｎ型ベース端子の４つの端子を含み、
    該ｎチャネルＭＯＳトランジスタが、ＭＯＳトランジスタの動作モードと、該ｎチャネルＭＯＳトランジスタに内在するｎｐｎラティラルバイポーラトランジスタの動作モードとの混合モードで動作し、
    該ｐチャネルＭＯＳトランジスタが、ＭＯＳトランジスタの動作モードと、該ｐチャネルＭＯＳトランジスタに内在するｐｎｐラティラルバイポーラトランジスタの動作モードとの混合モードで動作することを特徴とするラティラルバイポーラＣＭＯＳ集積回路。
  2. 上記インバータ回路が、上記ゲート入力端子Ｖｉｎ、上記ｐ型ベース端子、及び上記ｎ型ベース端子を入力端子とし、上記出力端子Ｖｏｕｔを出力端子とし、
    該ゲート入力端子Ｖｉｎに入力された高レベル又は低レベルの電圧を、反転させたレベルの電圧として出力端子Ｖｏｕｔから出力するインバータ回路であることを特徴とする請求項１に記載のラティラルバイポーラＣＭＯＳ集積回路。
  3. 上記ｎチャネルＭＯＳトランジスタの上記ｐ型ベース端子に接続された電流源Ｉｂｐと、上記ｐチャネルＭＯＳトランジスタの上記ｎ型ベース端子に接続された電流源Ｉｂｎとを含み、
    該電流源Ｉｂｐ及び該電流源Ｉｂｎの電流は、上記ゲート入力端子Ｖｉｎへの入力電圧が略一定の状態で０に維持され、
    該ゲート入力端子Ｖｉｎへの入力電圧が低レベルから高レベルへにスイッチングした場合に、該スイッチングに同期して該電流源Ｉｂｐから該ｐ型ベース端子に順方向のパルス電流を流すとともに、
    該ゲート入力端子Ｖｉｎへの入力電圧が高レベルから低レベルへスイッチングした場合に、該スイッチングに同期して該電流源Ｉｂｎから該ｎ型ベース端子に順方向のパルス電流を流すことを特徴とする請求項２に記載のラティラルバイポーラＣＭＯＳ集積回路。
  4. 更に、電圧源Ｖｄｄと接地源Ｇｎｄとを含み、
    上記電流源Ｉｂｐが、ソース端子、ドレイン端子及びサブストレート端子を含むプルアップ型ｐチャネルＭＯＳトランジスタであって、該ドレイン端子が上記ｐ型ベース端子に接続され、該ソース端子と該サブストレート端子が該電圧源Ｖｄｄに接続されたプルアップ型ｐチャネルＭＯＳトランジスタからなり、
    上記電流源Ｉｂｎが、ソース端子、ドレイン端子及びサブストレート端子を含むプルダウン型ｎチャネルＭＯＳトランジスタであって、該ドレイン端子が上記ｎ型ベース端子に接続され、該ソース端子と該サブストレート端子が該接地源Ｇｎｄに接続されたプルダウン型ｎチャネルＭＯＳトランジスタからなることを特徴とする請求項３に記載のラティラルバイポーラＣＭＯＳ集積回路。
  5. 上記ｎチャネルＭＯＳトランジスタと上記ｐチャネルＭＯＳトランジスタとを含むインバータ回路を、上記ＭＯＳトランジスタの動作モードでＣＭＯＳ標準セルとして使用し、該ＣＭＯＳ標準セルの出力に大きな負荷が接続された場合に、上記混成モードで使用することを特徴とする請求項１〜４のいずれかに記載のラティラルバイポーラＣＭＯＳ集積回路。
JP2005504146A 2003-03-31 2004-03-11 ラティラルバイポーラｃｍｏｓ集積回路 Expired - Fee Related JP4691624B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005504146A JP4691624B2 (ja) 2003-03-31 2004-03-11 ラティラルバイポーラｃｍｏｓ集積回路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003095116 2003-03-31
JP2003095116 2003-03-31
JP2005504146A JP4691624B2 (ja) 2003-03-31 2004-03-11 ラティラルバイポーラｃｍｏｓ集積回路
PCT/JP2004/003208 WO2004088750A1 (ja) 2003-03-31 2004-03-11 ラティラルバイポーラｃｍｏｓ集積回路

Publications (2)

Publication Number Publication Date
JPWO2004088750A1 true JPWO2004088750A1 (ja) 2006-07-06
JP4691624B2 JP4691624B2 (ja) 2011-06-01

Family

ID=33127429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005504146A Expired - Fee Related JP4691624B2 (ja) 2003-03-31 2004-03-11 ラティラルバイポーラｃｍｏｓ集積回路

Country Status (4)

Country Link
US (1) US20070096219A1 (ja)
EP (1) EP1617477A4 (ja)
JP (1) JP4691624B2 (ja)
WO (1) WO2004088750A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072095A (ja) * 2006-08-18 2008-03-27 Advanced Lcd Technologies Development Center Co Ltd 電子装置、表示装置、インターフェイス回路、差動増幅装置
US8531001B2 (en) * 2011-06-12 2013-09-10 International Business Machines Corporation Complementary bipolar inverter
US20140073106A1 (en) 2012-09-12 2014-03-13 International Business Machines Corporation Lateral bipolar transistor and cmos hybrid technology
US8958187B2 (en) 2012-11-09 2015-02-17 Analog Devices, Inc. Active detection and protection of sensitive circuits against transient electrical stress events
FR3001571B1 (fr) * 2013-01-30 2016-11-25 Commissariat Energie Atomique Procede de programmation d'un dispositif memoire a commutation bipolaire
US9293912B2 (en) 2013-09-11 2016-03-22 Analog Devices, Inc. High voltage tolerant supply clamp
US9634482B2 (en) 2014-07-18 2017-04-25 Analog Devices, Inc. Apparatus and methods for transient overstress protection with active feedback
US9966459B2 (en) * 2014-09-04 2018-05-08 Globalfoundries Inc. Symmetrical lateral bipolar junction transistor and use of same in characterizing and protecting transistors
US10199369B2 (en) 2016-03-04 2019-02-05 Analog Devices, Inc. Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
US10177566B2 (en) 2016-06-21 2019-01-08 Analog Devices, Inc. Apparatus and methods for actively-controlled trigger and latch release thyristor
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10861845B2 (en) 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61289658A (ja) * 1985-06-18 1986-12-19 Fujitsu Ltd 半導体集積回路
JPH1027859A (ja) * 1996-07-09 1998-01-27 Yamaha Corp 複合半導体素子
JPH10189957A (ja) * 1996-12-26 1998-07-21 Mitsubishi Electric Corp 半導体集積回路
JP2000332132A (ja) * 1999-04-20 2000-11-30 Internatl Business Mach Corp <Ibm> 本体スイッチ式ｓｏｉ（絶縁体上シリコン）回路及びその形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69328743T2 (de) * 1992-03-30 2000-09-07 Mitsubishi Electric Corp Halbleiteranordnung
KR0169157B1 (ko) * 1993-11-29 1999-02-01 기다오까 다까시 반도체 회로 및 mos-dram
US5543650A (en) * 1995-01-12 1996-08-06 International Business Machines Corporation Electrostatic discharge protection circuit employing a mosfet device
JP3175521B2 (ja) * 1995-01-27 2001-06-11 日本電気株式会社 シリコン・オン・インシュレータ半導体装置及びバイアス電圧発生回路
JP3682801B2 (ja) * 1995-06-22 2005-08-17 株式会社デンソー スイッチ回路
JP2917957B2 (ja) * 1997-02-14 1999-07-12 日本電気株式会社 発振回路および遅延回路
US6249027B1 (en) * 1998-06-08 2001-06-19 Sun Microsystems, Inc. Partially depleted SOI device having a dedicated single body bias means
US6147508A (en) * 1998-08-20 2000-11-14 International Business Machines Corp. Power consumption control mechanism and method therefor
KR100353471B1 (ko) * 1998-12-23 2002-11-18 주식회사 하이닉스반도체 데이터 센스 앰프
US6246027B1 (en) * 1999-10-28 2001-06-12 Vivette Griffiths Electrically heated tool for cutting hair
US6864539B2 (en) * 2002-07-19 2005-03-08 Semiconductor Technology Academic Research Center Semiconductor integrated circuit device having body biasing circuit for generating forward well bias voltage of suitable level by using simple circuitry

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61289658A (ja) * 1985-06-18 1986-12-19 Fujitsu Ltd 半導体集積回路
JPH1027859A (ja) * 1996-07-09 1998-01-27 Yamaha Corp 複合半導体素子
JPH10189957A (ja) * 1996-12-26 1998-07-21 Mitsubishi Electric Corp 半導体集積回路
JP2000332132A (ja) * 1999-04-20 2000-11-30 Internatl Business Mach Corp <Ibm> 本体スイッチ式ｓｏｉ（絶縁体上シリコン）回路及びその形成方法

Also Published As

Publication number Publication date
EP1617477A4 (en) 2008-12-10
WO2004088750A1 (ja) 2004-10-14
JP4691624B2 (ja) 2011-06-01
EP1617477A1 (en) 2006-01-18
US20070096219A1 (en) 2007-05-03

Similar Documents

Publication Publication Date Title
Assaderaghi et al. Dynamic threshold-voltage MOSFET (DTMOS) for ultra-low voltage VLSI
US5644266A (en) Dynamic threshold voltage scheme for low voltage CMOS inverter
Swanson et al. Ion-implanted complementary MOS transistors in low-voltage circuits
KR100288818B1 (ko) 반도체 집적회로
JP4253052B2 (ja) 半導体装置
Al-Sarawi Low power Schmitt trigger circuit
US7088167B2 (en) Level conversion for use in semiconductor device
EP0145004A2 (en) Bipolar Transistor-Field Effect Transistor Composite Circuit
JP4691624B2 (ja) ラティラルバイポーラｃｍｏｓ集積回路
JP5048029B2 (ja) 負バイアス温度不安定性を抑制する動的な基板バイアスシステムおよびその方法
WO1998045948A1 (en) Qmos digital logic circuits
Trescases et al. GaN power ICs: Reviewing strengths, gaps, and future directions
KR100585886B1 (ko) 동적 문턱 전압을 가지는 반도체 회로
EP1344253A1 (en) Ultra-low power basic blocks and their uses
JPH03190426A (ja) 集積ＢｉＣＭＯＳ回路
US7068074B2 (en) Voltage level translator circuit
Han et al. CMOS ternary logic with a biristor threshold switch for low static power consumption
US6229405B1 (en) Low-voltage oscillation amplifying circuit
Kumar et al. New hybrid digital circuit design techniques for reducing subthreshold leakage power in standby mode
Moghaddam et al. A low-voltage level shifter based on double-gate MOSFET
Le Huy et al. Null convention logic primitive element architecture for ultralow power high performance portable digital systems
Choi Applications of impact-ionization metal–oxide-semiconductor (I-MOS) devices to circuit design
JP2000277627A (ja) 半導体装置
JPS6232722A (ja) プツシユプル出力回路
Akino et al. A clock generator driven by a unified-CBiCMOS buffer driver for high speed and low energy operation

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees