JPS648510B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は自動補償システムを持つカラーテレ
ビ受像機に関する。

公知のカラーテレビ受像機において、ラスタ修
正、水平および垂直偏向に対するパルス段はアナ
ログ的に制御される。これらの制御段は一部集積
され、一部は個別的の素子で装備される。

水平偏向終段の制御のため、発振器は水平走査
線周波数の振動を発生する。この振動は送信側の
水平走査線同期パルス、および受信側の水平走査
線復帰パルスと、位相比較回路（例えば位相固定
ループPLL）において比較される。位相相違の
際発生される調整電圧が、発振器の同期に役立つ
（VCO）。比較項目としては一般に発振器の位相
位置および基本周波数が予定される。

垂直偏向終段の制御のため、のこぎり波発振器
（例えば閉塞振動回路）が直接に垂直同期パルス
により同期され、しかしてドライグ回路を経て垂
直同期終段が制御される。偏向コイルの加熱に原
因する電流減少は負反結合により補償される。こ
こで調整量は普通のように周波数、画像高さおよ
び直線性である。

画像スクリーン上で電子ビームの偏向中心は、
画像スクリーンの変曲中心と一致しない。故にス
クリーン上に形成される方形は、その垂直線をも
つて凹面のクツシヨン形にゆがめられる。水平線
のゆがみは新型のインラインカラーテレビ受像管
においては、一般に偏向磁界により既に補償され
ている。いわゆる左右のクツシヨンゆがみの修正
のため、例えば公知のダイオード変調回路が応用
され、之は水平偏向コイルの電圧を、画中央にお
ける水平走査線偏向電流が、画の始端および終端
におけるよりも大きく、かつ映像周波数を考慮し
たる形曲線を持つように変調する。ダイオード変
調回路の調整量は、映像周波数に関する変調率、
対称性（台形修正）および画像幅である。

ビデオ回路に対するアナログ信号段および
PALデコーダにおいて、例えば白値、灰色バラ
ンスおよびビーム電流制限に対する量が補償され
る。

各個のパルス段或は信号段において支配する補
償されるべき量に対する位置にポテンシヨメータ
が挿入され、之を装置組立中或はその後に、テス
ト画像の観察評価或は電気量の測定に従つて手で
調整する。故にかかる調整は大ていは主観的であ
り、更に費用がかさむ。

この発明の目的は自動補償を持つカラーテレビ
受像機を得ることにある。

この目的は本発明によれば、特許請求の範囲第
１項に記載された構成により達成される。

この発明の具合の良い実施形を特許請求の範囲
第２項以下に記す。

次に図示実施例についてこの発明を説明する。

第１図はこの発明によるカラーテレビ受像機の
ブロツク図、第２図はデイジタル同期素子の原理
的接続図、第３図は同期過程の線図的表現、第４
図は垂直偏向終段の制御のための調整回路の原理
的接続図、第５図は垂直段の作用、第６図はラス
タ修正終段の制御のための論理段の原理的接続
図、第７図は第６図の論理回路の初期値形成の表
現、第８図は左右修正作用、第９図は自動補償に
対する原理的接続図を示す。

〔全体の構成〕

第１図はこの発明によるカラーテレビ受像機の
ブロツクダイヤグラムを示す。送信機から受信し
た信号はHF段（チユーナ）１０１、ZF（中間周
波）段およびビデオ複調器１０２を経てビデオ信
号部分およびPALデコーダ１０４に達し、そこ
から受像管１０５に達する。送信器から受信器へ
の伝送はアナログ技術によつて行われるので、上
記の各段はアナログ技術で動作し、アナログ的に
送信された利用信号の２回の変換（受像管はアナ
ログ的に制御されねばならない）は、品質の損失
を伴い、また経済的に具合悪い。

ZF段１０２から音声終段１０３が導かれる。

カラーテレビ受像機は、ラスタ修正終段１０７
並びに水平偏向終段１０８および垂直偏向終段１
０９を制御する所の、デイジタル制御ユニツト１
０６を包含する。

水平偏向終段１０８はコイル１１０，１１１を
制御し、垂直偏向終段１０９は垂直偏向のための
対応するコイル（図には上部コイル１１２のみが
見える）を制御する。

デイジタル制御ユニツト１０６は水平走査線計
数器１１３を包含し、之に垂直或は水平周波数Ｖ
或はＨのパルスが供給される。このパルスは論理
回路１１４中に包含される所の、デイジタル同期
素子から供給される。論理回路１１４はビデオ復
調器１０２から結合コンデンサ１１５を経てビデ
オ信号を得る。

論理回路１１４は同期素子の他に、ラスタ修
正、水平偏向および垂直偏向終段１０７，１０
８，１０９の制御回路を包含する。

更にデイジタル制御ユニツト１０６中にプログ
ラム可能の固定値記憶器１１６、例えばPROM、
EPROM、EAROM或は電池バツフアRAMとし
て実施され、殊に156×８ビツトの記憶容量を持
つものを包含する。

プログラム可能の固定値記憶器１１６は、カラ
ーテレビ受像機中のデイジタル制御ユニツトの動
作に必要な情報を保有する。

更にデイジタル制御ユニツト１０６は調整電圧
Ua，Ub，Uc，Ud，Ue……Unを供給し、これ
らはポテンシヨメータの代りにビデオ信号部分お
よびPALデコーダ１０４において、例えば白色
値、灰色バランス、ビーム電流制限のような補償
されるべき諸量を自動的に補償する。

第１図に更に受像管１０５の前にセンサシステ
ム１１７が見られる。之は補償計算器１１８およ
び外部のデータ伝送線１１９により、自動的補償
に役立つ。補償計算器１１８中で、存在する補償
されるべき量が規定値と比較され、かつ中間記憶
される。規定値および実際値が一致する場合、固
定値記憶器１１６は計算器中間記憶器の内容によ
つてプログラムされる。

〔水平制御〕

第２図は水平走査線終段の制御のためのデイジ
タル同期素子（これは第１図の論理回路１１４中
に存在する）の原理的接続図を示し、之は振幅フ
イルタ２０１を包含し、之はアナログ的に動作
し、ビデオ複調器（図示しない）からビデオ信号
を得る。更に送信識別器２０２および妨害帰線消
去のためゲート回路２０３が存在する。ゲート回
路２０３は同期パルスを受信しない場合遮断され
る。デイジタル同期素子は更に、制御可能の分周
器２０５を制御する振動水晶子２０４を包含す
る。更に位相比較器２０６、一致検出器２０７、
調整傾度制限のための回路２０８および他のゲー
ト２０９が存在する。ゲート２０９から出力パル
スU₁が得られ、之は位相弁別器２１０に水平走
査線終段の水平走査線復帰パルスを受けさせる。
抵抗２１１およびコンデンサ２１２から成る積分
回路を経て、調整情報がアナログ移相器２１３に
導かれ、移相器はパルスU₂を対応して遅延させ、
水平偏向終段のアナログ出力段２１４に導く。

図中に記入された数字１乃至７は第３図に関係
し、それにより説明される（第３図に関しては後
述する）。

第２図のデイジタル同期素子は、制御可能の分
周器の原理によつて動作する。水平走査線周波数
の整数倍（例えばカラー補助搬送周波数の２倍の
8.86MHz）を持つてはならない所の、水晶安定の
クロツク周波数は、自由振動で、同期されない状
態にあり、すなわち回路から同期パルスを受信し
ないとき、分周器２０５における分周により、
15.625KHzの水平走査線規定周波数とできるだけ
一致する周波数が導出される。この周波数は同期
素子の、従つて接続された水平走査線終段の水平
の自由振動周波数を示す。その高い安定の理由に
より、映像記憶器中に記憶された情報（例えばテ
レテキスト或はビユーデータ）の再現に対する参
照周波数として直接使用することができる。

振幅フイルタ２０１の出力において得られる同
期パルスが受信された場合、送信識別器２０２に
より位相比較器２０６が動作し、之は最初に認識
した同期パルスが第１或は第２の水平走査線半部
に所属するか否かを決定した後、同期パルスと制
御可能の分周器２０５の出力パルスとの間の同期
化に作用する。

最初に認識された同期パルスが、第１の水平走
査線半部に存在する場合（進みの場合）、分周器
２０５の解放入力FEを経る短時間の閉塞により、
分周器の終状態は自由振動状態におけるよりも遅
れて達成される。分周器パルスと同期パルスとの
間のこのようにして減少された時間間隔は、同期
状態が得られるまで分周器２０５の解放に作用す
る。

最初に認識された同期パルスが第２の水平走査
線半部に存在する場合（遅れの場合）、分周器２
０５は固定された分周比が達成される前にリセツ
ト入力REを介してリセツトされる。この周波数
上昇はやはり同期パルスおよび分周器パルスの間
の時間間隔を、両パルスの立上り縁が一致するま
で短縮される。

原理的には同期化は１水平走査線周期内で達成
することができる。しかし規定周波数の10％より
大きい偏差は、半導体を装備した水平走査線終段
を破損することがあるので、調整過程中の周波数
変化はゲート回路２０８の補助により許容量に制
限される。

進みの場合、分周パルスおよび同期パルスの立
上り縁の間の時間的偏差は、有限の調整増幅度に
より制約される所の同期される状態に留まる。こ
の偏差は、同期状態に達した際水平走査線終段
が、直接に同期パルスによりトリガされることに
より消滅される。同期パルスの立上り縁が時間的
に、分周パルスにより形成されるゲート２０９の
内に存在するとき、同期状態が達成される。従つ
て分周パルスは自由振動状態において、および同
期化過程の間においてのみ、水平走査線終段のト
リガに使用される。同期状態において分周パルス
は補助発振器の機能を持ち、之は同期パルスの突
然の中断の際（例えば他のプログラム源への切換
え）、短時間の間隔において引続き使用される。
この同期過程は、デイジタル構成の、従つて時間
的に正確に定義されたゲート２０９、並びに位相
比較器２０６の入力におけるゲート２０３によ
り、同期パルスに対し高度に確実にされる。一致
検出器２０７は同期の中断の際、迅速な再捕捉を
保証するためゲート２０３の直ちの抑圧を配慮す
る。

同期状態において分周パルスから同期パルスへ
の切換えは、10MHz以下の分周クロツク周波数の
応用を可能にする。何となれば之によりデイジタ
ル技術において現われる量子化誤差が回避される
からである。

上記システムの出力パルスU₁（分周或は同期パ
ルス）は、デイジタル位相弁別器２１０に導か
れ、之は水平走査線終段の遅延により与えられる
所の、水平走査線復帰パルスおよび出力パルス
U₁の間の時間間隔を確定する。積分回路２１１，
２１２により積分された調整情報は、アナログ動
作の位相シフト回路２１３において、両パルスを
時間的に一致させる。アナログ位相シフト回路の
使用は、デイジタル位相シフト回路の量子化誤差
の回避のために必要である。

位相シフト回路の出力パルスU₂は、計数段２
１４において、水平走査線終段の回路形成に関係
するパルス中に統一され、出力増幅器を経て水平
走査線終段に導かれる。

制御可能の分周器の原理によるデイジタル同期
素子はVC発振器を持つ普通のPLL回路に比較し
て一連の利点を持つ。水晶安定の分周クロツク周
波数のために、VC発振器において周辺の素子に
関係する所の、自由周波数の補償過程が省略され
る。更にデイジタル動作し従つて時間的に正確に
定義されるゲート回路により、高い妨害パルス除
去が可能である。更にこの同期素子は、PLL回
路において与えられる所の、妨害パルス除去を大
きく失うこと無しに、迅速な同期化が可能であ
る。水平走査線当りの周波数変化は、水平走査線
終段に対して許容される値に関係するのみであ
る。

第３図は同期過程を線図的に示す。図において
第２図の水晶振動子２０４のクロツク周波数
8.86MHzは、上方に１で示してある。第２図の制
御可能の分周器２０５はすべて64μsに分周パルス
を送出する。第３図において上方から第２の曲線
に自由分周パルス（同期パルス無し）を示す。次
の４個の曲線２，３，４，５は進みの場合の同期
過程を示し、それに対し曲線２，３，６，７は遅
れの場合の同期過程を示す。その際Δは進みの
場合の分周パルスおよび同期パルスの位相差、或
は遅れの場合の同期パルスおよび分周パルスの位
相差を示す。

第４図は垂直偏向終段の制御のための論理回路
の原理的接続図を示す。第１図に示されたデイジ
タル制御ユニツト１０６のプログラム可能の固定
値記憶器１１６の一部である所の、156×５ビツ
トの組織を持つ記憶器４０１は、図示しない水平
走査線計数器の番地に対する８個入力A₀乃至A₇
および４個のプログラム入力I₁乃至I₄を持つ。４
個の出力O₁乃至O₄は一方において初期値形成器
（マルチプレクサ４０２）に対する分配器に、他
方において平均値形成のための素子４０３と接続
される。マルチプレクサ４０２は、それぞれ２個
のRSフリツプフロツプに制御されるゲートから
成り、その際制御は番地に関係する。

マルチプレクサ４０２から９本の線が、９ビツ
ト加算器４０４の入力A₁乃至A₉に至り、この加
算器は一連のゲートから形成される。加算器４０
４は９個の出力Σ₁乃至Σ₉を持ち、之は一方にお
いて例えば９個のフリツプフロツプから形成され
る９ビツト差計数器４０５の入力A₁乃至A₀に、
他方において入力D₁乃至D₉を持つ９ビツト中間
記憶器４０６（９個のＤフリツプフロツプ）に導
かれる。９ビツト差計数器４０５は更にクロツク
周波数Ｔ（8.86MHz）に対する入力Ｔおよび水平
周波数f_Hに対する入力を持つ。差計数器４０５
の出力は一方において垂直偏向終段４０７に、他
方において釈放入力FEに導かれる。中間記憶器
４０６は入力D₁乃至D₉の他に、水平周波数f_Hに
対する入力Ｔおよびリセツトパルスに対する入
力を持つ。

記憶器４０１から出力O₅が制御ビツト処理器
４０８に導かれ、之はゲートから成る。制御ビツ
ト処理器４０８から２の補数形成器４０９が制御
され、その３個出力Σ₁乃至Σ₃はマルチプレクサ
４０２に導かれる。平均値形成のための素子４０
３は３ビツト比較器４１０を包含し、之はゲート
から成り、かつ２個のオア回路４１１，４１２、
２個のアンド回路４１３，４１４および１個のナ
ンド回路４１５を経て、３ビツト加算器４１６
（ゲートから形成される）と結合される。平均値
形成器４０３は更に３ビツトラツチ４１７（３個
のＤフリツプフロツプ）を包含し、之はオア回路
４１８を経て入力Ｔにおいて、水平周波数f_H或い
は番地2⁰を得る。３ビツトラツチ４１７は入力
D₁乃至D₃および出力Q₁乃至Q₃を持つ。３ビツト
比較器４１０は、３ビツトラツチ４１７からの入
力A₁乃至A₃、および記憶器４０１からの入力B₁
乃至B₃を持つ。３ビツト比較器４１０は更にＡ
＝Ｂ、Ａ＞ＢおよびＡ＜Ｂに対する３個の出力を
持つ。３ビツト加算器４１６は記憶器４０１から
の入力B₁乃至B₃および３ビツト比較器４１０か
らの入力A₁を持つ。垂直偏向終段４０７の上半
部は、９ビツト加算器４０４、９ビツト差計数器
４０５および９ビツト中間記憶器４０６により制
御されるのに対し、下半部は９ビツト加算器４２
０、９ビツト差計数器４２１、９ビツト中間記憶
器４２２により制御される。９ビツト加算器４２
０の前にデータ阻止器４２４が接続され、之は制
御ビツト処理器４０８により制御される。

アナログ垂直偏向終段４０７はnpnトランジス
タ４２５から成り、そのベースは計数器４０５を
経て制御される。このトランジスタのエミツタは
接地され、コレクタはダイオード４２７、チヨー
ク４２８および巻線４２９（水平走査線変成器）
を経て、垂直偏向コイル４３０，４３１と接続さ
れる。コイル４３１の他端はやはり接地される。
コイル４３０の巻線４２９の方を向く端は積分コ
ンデンサ４３２を経て接地される。

垂直偏向終段４０７は更にpnpトランジスタ４
３３を持ち、そのベース信号は計数器４２１の出
力から導出され、エミツタは接地され、コレクタ
はダイオード４３５、チヨーク４３６、巻線４３
７（水平走査線変成器上の）を経てコイル４３
０，４３１と接続される。

画線上半部はトランジスタ４２５により、画像
下半部はトランジスタ４３３により制御される。

垂直偏向終段４０７はプツシユプルＤ動作で作
動し、水平走査線終段から進行電圧を供給され
る。この垂直偏向終段の制御のため、増大する或
は減少するパルス幅を持つ水平走査線周波数の方
形パルスが必要である。半画像（フイールド）内
の水平走査線から水平走査線へのパルス幅の増大
或は減少は、第４図の論理回路によつて決定され
る。

10個のフリツプフロツプから構成され、かつ非
同期或は同期計数器として実施され得る所の、図
示しない10段２進計数器はクロツク入力におい
て、水平走査線周波数の２倍の周波数を持つパル
スにより制御される。この計数器の８個の高値の
桁から８ビツト番地を取出すことができ、その際
１つの番地は半画像（１フイールド）の２水平走
査線に対応する。この８ビツト番地は記憶器４０
１の番地入力A₀乃至A₇に印加される。記憶器は
上記のようにPROM、EPROM、EAROM或は
電池バツフアRAMとして実施することができ
る。

Ｄ／Ａ変換器中で上記の方形パルスの発生のた
め、水平走査線当り必要な分解度において９ビツ
ト語が必要である。記憶場所の節約のため水平走
査線当り９ビツト語で無く、むしろこの９ビツト
語の番地から番地への（１番地は半画像の２行に
対応する）変化が記憶される。之により312×９
ビツトの所要記憶場所を156×５ビツトに減少す
る。この５ビツト語は第４図の論理回路におい
て、Ｄ／Ａ変換器に対して必要な９ビツト語に処
理される。増大するパルス幅を持つ方形パルスの
形成のため、先行の水平走査線の９ビツト語に所
定の値を記憶器から加算し、減少するパルス幅を
持つ方向パルスにおいては対応して差引く（大き
いパルス幅は９ビツト語の高い値に対応する）。

〔９ビツト初期値の形成〕 減少するパルス幅を持つ方形パルスに対し、画
像始端において初期値が形成されねばならず、そ
れから記憶器４０１から読出された対応する値を
差引く。この初期値は９ビツト語であり、やはり
記憶器４０１中に記憶される。この９ビツト語は
５ビツトに組織された記憶器中に直接記憶するこ
とはできない。それ故に第９番目の最高値のビツ
トは固定的に結線し、しかして番地０の下に４個
の高値のビツトを、かつ番地１の下に低値のビツ
トを記憶する。この２つの４ビツト語が次に述べ
る回路により９ビツト初期値に総合される。

記憶器４０１の出力O₁乃至O₄は番地Ｏの間に、
マルチプレクサ４０２を経て９ビツト全加算器４
０４の入力A₅乃至A₈に接続される。加算器４０
４の入力A₉は論理１にある。加算器４０４の残
りのＡ入力は同時に論理０にある。入力B₁乃至
B₉は中間記憶器４０６（縁制御のＤフリツプフ
ロツプ）の出力Q₁乃至Q₉と接続される。

中間記憶器４０６は画像始端において画周波数
のパルスにより論理０にセツトされる。従つて加
算器４０４のＢ入力には番地０の間やはり論理０
が存在する。従つて加算器出力Σ₅乃至Σ₈には、
入力A₅乃至A₈に生じる４ビツト語が、しかして
加算器出力Σ₉には論理１が現われる。残りのΣ
出力は論理０にある。

出力Σ₁乃至Σ₉は９段２進同期計数器４０５の
予選択入力A₁乃至A₉と接続される。更に加算器
４０４の出力は中間記憶器４０６のデータ入力
D₁乃至D₉と接続される。

データが同期計数器４０５の予選択入力および
中間記憶器４０６の入力に生じた後、ほぼ2μsの
間同期計数器４０５の調整入力および中間記憶
器４０６のクロツク入力Ｔにパルスが印加され、
データは中間記憶器４０６および同期計数器４０
５中に転送される。同期計数器４０５の出力はそ
の釈放入力FEと接続される。

計数器４０５のクロツク入力にカラー補助搬送
波の２倍（8.86MHz）、或は類似の周期長さの他
の水晶安定の周波数が存在する。

入力パルスにより予選択入力のデータが転送
され、計数器４０５はこのデータ値により計数を
開始する。計数クロツクはほぼ100nsに対応する。
計数器がその出力が論理１である状態（10進数
511に対応）に達した場合、計数器はその釈放入
力FEを介して停止される。之により計数状態５
１１に達する時刻は、予選択入力におけるデータ
値に直接関係する。

計数過程の間計数器の出力に論理０が存在し、
計数過程の終りから次のパルスまで（続く水平走
査線における）調整入力に論理１が印加され
る。従つて計数器４０５の出力に水平走査線周波
数の方形パルスが生じ、そのパルス幅は予選択入
力におけるデータ値に関係する。この方形パルス
は垂直偏向終段４０７の制御に役立つ。

番地１の際記憶器４０１から初期値の４個の低
値のビツトが読出される。マルチプレクサ４０２
は中間時間に、記憶器出力O₁乃至O₄を加算器４
０４の入力A₁乃至A₄に接続する。従つて番地１
からデータ加算器入力に印加される。加算器入力
Ｂには、中間記憶器４０６中に存在する初期値の
５個の高値のビツトが正当な桁に印加される。今
や加算器４０４の出力において９ビツト初期値が
使用され得る。調整パルスの際この値は再び同期
計数器４０５および中間記憶器４０６に転送され
る。番地０の下で既に述べたように同期計数器４
０５の処理が行われ、水平走査線３および４に対
する方形パルス幅を決定する。

〔各番地の所属の２水平走査線への分配〕 番地２から番地155まで差値は、４ビツト語と
して記憶される。第５ビツトは制御ビツトであ
る。このデータはそれが加算段に与えられる前に
処理されねばならない。

各番地の下に記憶された４ビツト語は、各番地
に関係する２個の水平走査線に分配されねばなら
ない。この問題は平均値形成回路４０３に委かさ
れる。故に記憶器４０１の出力におけるマルチプ
レクサ４０２は、番地２から155まで記憶器出力
O₁乃至O₄を平均値形成器４０３の入力に接続す
る。３個の高値のビツトは３ビツト中間記憶器４
１７のデータ入力D₁乃至D₃に、比較器４１０の
入力B₁乃至B₃に、および３ビツト全加算器４１
６の入力B₁乃至B₃に達する。加算器４１６の出
力Σ₁乃至Σ₃に、２で割られたデータ値（１桁だ
け右にシフトされる）が得られる。平均値形成器
入力に存在する値（O₁〜O₄）が偶数の場合、出
力において２で割られた値（O₂〜O₄）が直接に
使用され、これはこれら両水平走査線に対して更
に処理することができる。之に対し値（O₁〜O₄）
が奇数である場合、割算の際残余（最低値の桁
O₁は論理１に対応する）が生じ、之を考慮しな
ければならない。この残余がそれぞれの番地の第
１或は第２水平走査線において加算されるべきか
否かの決定は、３ビツト比較器４１０によつて次
のようにして行われる。この比較器は先行番地
（これは３ビツトラツチ４１７中に中間記憶され
る）の半値を存在する番地の半値と比較する。最
初に述べた番地のデータ値が第２に述べたデータ
値より大きいか或は等しい場合、残余は第１水平
走査線に、その他の場合（小さい場合）は第２水
平走査線に加えられる。残余の加算は３ビツト全
加算器４１６中で行われる。

従つて平均値形成器４０３の出力において、水
平走査線から水平走査線への差値が生ずる。減少
するパルス幅を持つ方形パルスの発生のため（上
部画像縁において始まる上部画像半部）、この差
値を上記の初期値から差引かねばならず、増大す
るパルス幅を持つ方形パルスに対しては０を加え
る。加算（画像中央で始まる下部画像半部）のた
めに差値は、データ阻止器４２４を経て９ビツト
全加算器４２０の入力に与えられ、しかして方形
パルスは上記のように同期計数器４２１により発
生される。

差引に対してはまず差値から２の補数（補数形
成および論理１加算）が形成され続いて加算器４
０４の入力に与えられる。同期計数器４０５中の
方形パルスの発生は上記のように行われる。

さて加算が画像始端において既に、或は画像中
央において始めて始まるのではなく、むしろ第１
の画像半部の経過中に開始され、しかして差引は
画像中央で無く、むしろ第２の画像半部の経過中
に始めて停止できること（重ね合わせ）が希望さ
れる。このことは各番地において記憶器４０１の
出力O₅において取出される制御ビツトによつて
達成される。平均値形成器出力および９ビツト加
算器４２０の間に、それぞれ２入力を持つ３個の
アンド回路から成るデータ阻止器４２４が配置さ
れる。各入力に差値が印加され、他の３個の入力
は制御ビツト線と接続される。第１の画像半部に
おける差値の加算は、制御ビツト線が論理１を導
くときにのみ行われ、他の場合にはデータ阻止器
の全出力から論理０が与えられる（加算無し）。

２の補数形成器４０９は、その出力が差引のた
めに９ビツト加算器４０４に導かれ、かつ制御入
力SEを持ち、之により補数形成器の出力は論理
０に置くことができる。この制御入力は制御ビツ
ト線と接続される。従つて第２の画像半部におい
て制御ビツトの補助により差引を中断することが
できる。

第５図は垂直偏向電流I_Vを水平走査線に関係し
て示す。その際曲線５０１に対し左方の画像縁は
第１水平走査線或は第313水平走査線に、しかし
て右方の画像縁は第312水平走査線或は第625水平
走査線に対応する。

第５図の第２部分に、垂直偏向（第１の画像半
部の水平走査線１乃至312）のnpn段に対する制
御パルスＴ、しかして第５図の下方部分に垂直偏
向（第２画像半部の水平走査線313乃至625）の
pnp段に対する制御パルスＴを示す。更に第５図
中に画像中央に重なり合いの範囲を示す。

プツシユプル動作しない、或は他の理由から画
像中央において電流重ね合わせが必要で無い終段
に対し、初期値から差引かれるべきデータ値は既
に２の補数として記憶することができ、よつてこ
の場合制御ビツト処理器４０８、２の補数形成器
４０９、９ビツト中間記憶器４２２、９ビツト差
計数器４２１、９ビツト加算器４２０およびデー
タ阻止器４２４に対する機能は省略できる。

第６図のラスタ修正終段の制御のための論理段
の原理的接続図を示す。垂直同期パルスは垂直パ
ルス処理器６０１、オア回路６０２を経て水平走
査線計数器６０３に印加される。９ビツト水平走
査線計数器６０３は例えば９フリツプフロツプか
ら成り、リセツト入力Ｒおよび周波数2f_Hに対す
る計数入力Ａを持つ。水平走査線計数器６０３の
８出力は記憶器６０４の８入力A₀乃至A₇と接続
される。記憶器６０４は156×４ビツト記憶器と
して構成され、第４図の記憶器４０１と共に、第
１図のプログラム可能の固定値記憶器１１６に合
一することができる。

更にラスタ修正終段の制御のための論理回路
は、垂直偏向終段の制御のための論理回路（第４
図参照）と同じに、マルチプレクサ６０５、加算
器６０６、差計数器６０７および中間記憶器６０
８を持つ、差計数器６０７からラスタ修正終段６
０９に対しパルスが導かれる。ラスタ修正終段６
０９はnpnトランジスタ６１０から成り、そのベ
ースは計数器６０７により制御され、エミツタは
接地される。トランジスタ６１０のコレクタは巻
線６１１およびコンデンサ６１２を経て接地さ
れ、他方においてコレクタから巻線６１１を経て
水平偏向終段へ至る端子に導かれる。ナンド回路
６１３はリセツトパルスを供給する。

第７図は初期値形成器を示すと共に、第６図の
一部を拡大して示す。マルチプレクサ６０５中に
水平走査線１に対する分岐箇所を破線で、しかし
て残りのすべての水平走査線に対する分岐箇所を
実線で示す。その際分岐調整は分岐調整器７０１
により開始される。更に第７図中に加算段６０
６、９ビツト中間記憶器６０８並びに差計数器６
０７の一部が示される。

第６図に示す回路は、左右ラスタひずみの除去
に役立ち、このひずみは多くは誤差最大が水平の
画像中心線にある所の凹面パラボラ形を持つ。そ
のために各水平走査線の長さは瞬間的の垂直偏向
に関係して可変でなければならない。図示の回路
は、電流が制御信号のパルス幅によつて決定され
る所の、例えばＤ動作に対するダイオード変調終
段を制御する。

例えば９フリツプフロツプから構成される２進
水平走査線パルス計数器６０３は、各水平走査線
に対する記憶器番地を形成する。その際記憶器６
０４中で各番地の下に、所属の水平走査線に対し
典型的な２進値がフアイルされており、之が水平
走査線の長さを決定する。この水平走査線長さ情
報は水平走査線から水平走査線へ同期計数器６０
７のデータ入力に達し、この入力には更に水平走
査線周波数より極めて大きいクロツク周波数が導
かれる。水平走査線始端において計数器６０３は
与えられたデータ値により前進計数を開始し、結
線により確定された数にまで至る。計数器の計数
中その出力は状態０を持ち、他の場合は状態１を
持つ、すなわち記憶器６０４の２進データ値はパ
ルス幅に変換され、それによつて終段を制御する
ことができる。

それぞれ４水平走査線の番地指定（すなわち１
半部画像の各第２水平走査線）は充分な修正解像
度を与えることが示される。すなわち記憶器は
312の番地の代りに156の番地が必要なのみであ
る。統一された記憶器組織を得るため、前述のよ
うに垂直偏向に対しても156の番地のみが形成さ
れる。その際プログラムされない水平走査線に対
する欠落した中間値は、第４図に説明した補間論
理（平均値形成器４０３）の補助によつて得られ
る。

従つて番地計数器６０３および記憶器６０４
は、ラスタ修正および垂直偏向に対して同一のも
のであり得る。

完全な水平走査線長さは９ビツト情報中で確定
される。ラスタ修正変調および画像幅調整に対
し、比較的小さい成分のみが可変でなければなら
ず、残余は一定のままであるから、一定値を垂直
偏向周期の始めにおいて１度記憶し、しかして続
く番地においては先行の番地に対する差のみを確
定すると良い。

この一定の初期値は８ビツト表示により定義さ
れ、その高値の４ビツトは番地０、しかして残余
は番地１中に貯蔵される。続く番地の下には、そ
れぞれ実際のおよび先行の番地の間の差が記憶さ
れる。

初期値の発生のため番地０においてデータ出力
O₁乃至O₄（高値）が、マルチプレクサ６０５の分
岐を経て加算器６０６のＡ入力５乃至８に印加さ
れる。加算器６０６のＢ入力には情報が存在しな
いので、Σ出力５乃至８には番地０の語O₁乃至
O₄が設定される。加算器６０６の全出力は、同
期計数器６０７のデータ入力並びに中間記憶器６
０８のＤ入力に接続される。中間記憶器６０８の
出力は、それぞれ水平走査線始めに現われるクロ
ツクパルスにより入力情報を引継ぐ。

中間記憶器６０８の出力は加算段６０６のＢ入
力に導かれる（Ａ＋Ｂ＝Σ）。

加算器６０６−中間記憶器６０８−加算器６０
６の循環による初期値の倍加を除去するため、水
平走査線２に対する中間記憶器６０８のクロツク
パルスを抑圧し、マルチプレクサ６０５の分岐を
水平走査線２の開始の前に（相変わらず番地０）
切換える。今や４個の高値のビツトは、４個の低
温の加算器入力A₁乃至A₄に生じる。すなわち水
平走査線１は番地０の４個の高価のビツトにより
形成され、水平走査線２は加算器入力A₁乃至A₄
およびB₅乃至B₆における４個の高値のビツトか
ら形成される。何となれば水平走査線１に対する
クロツクパルスの前に、加算器出力Σ₅乃至Σ₈が
中間記憶器６０８を経て、加算器６０６のＢ入力
５乃至８に存在したからである。

番地１に対し加算器入力A₄乃至A₈は０にされ、
入力B₄乃至B₈は番地０のO₁乃至O₄にある。A₁乃
至A₄には初期値の４個の低値のビツトが存在し、
よつて初期値に対応する（O₁乃至O₄）番地１＋
（O₁乃至O₄）番地０の和が差計数器６０７に達す
る。循環による４個の低値のビツトの倍加は、水
平走査線４におけるクロツクパルスの抑圧により
除去される。

続いての番地はＡ入力において、なおそれらの
前の番地に対する差のみを供給し、その内容が中
間記憶器６０８を経て同時に、加算器６０６のＢ
入力に存在する。従つてΣ_n＝D_n＋Σ_n-1、ｍ＝２、
３、４……155が適用され、その際内容D_nは常に
半画像中の２個の隣接水平走査線に対して生じ
る。

誤り振幅の極限値において（普通は画像中央の
もののみ）、修正値はその正負符号を変化する。
記憶器は減算相に対し既に修正値の２の補数を保
有する。

２の補数の加算の際９ビツト語の空き桁（之か
ら番地毎に可変部分のみが供給される）は１によ
つて満たされねばならない。それ故に記憶器出力
O₄における情報は減算相の間値１（そうで無い場
合は０）を持ち、マルチプレクサ６０５の分岐か
ら（初期値形成の期間を除き）加算器入力A₅乃
至A₉に与えられる。

各垂直偏向周期の終りに中間記憶器６０８のＤ
フリツプフロツプがリセツトされる。

９ビツト差計数器６０７は垂直偏向に対する制
御回路におけるように、そのデータ入力に存在す
る値から8.86MHzのクロツクにより511まで計数
し、保持される。各水平走査線周期の開始により
加算器６０６から新しいデータを引継ぐ。その出
力は計数中０に置かれ、そうでない場合には水平
走査線周期の終りまで１に置かれる。

従つて修正データに関係する可変の走査比を持
つパルス列が、電流の制御のためにアナログ動作
の終段に生じる。

第８図は水平走査線周期Ｔに対する左右修正の
作用を示す。下部および下部において小さいデー
タ値をもつて計数され、それに対し中央において
データ値は大きい。

第９図はデイジタル制御ユニツトを持つカラー
テレビのアナログ信号段の、自動補償装置に対す
る原理的接続図を示す。受像管９０１は、補償計
算器９０３に接続されたセンサシステム９０２に
より走査される。補償計算器９０３は画像パター
ン発生器９０４と接続され、之はアナログ信号段
９０５と接続される。他方において補償計算器９
０３はデータ伝送線９０６を経て、デイジタル制
御ユニツト中の回路９０７と接続され、之はアナ
ログ段の補償に役立つ。補償部分９０７中にプロ
グラム可能の固定値記憶器９０８が見られ、之は
Ｄフリツプフロツプ９０９，９１０，９１１を経
て、調整回路として作用する所の2R−Ｒ−抵抗
回路網と接続され、之は２進データ値を電流量に
変換する。之は次いで抵抗９１３が並列に接続さ
れた演算増幅器９１２を経て、アナログ信号段９
０５に補償電圧として導かれる。アナログ信号段
９０５はHF或はZF段９１４により制御される。

第９図に更に番地計数器およびクロツク送出器
９１６が見られ、之は前進相或は後進相に対して
必要である。

補償部分９０７は直流電圧源から参照電圧を供
給される。

センサシステム９０２は手による補償の間、画
像パターン発生器９０４から画像スクリーン９０
１に表示されたパターン、或は回路における電気
量の測定による実際値を把握し、之を補償計算器
９０３に報知する。この実際値は計算器９０３お
よび内部の制御ユニツトにより、それが規定値に
達するまで変更される。之は補償計算器のRAM
中に中間記憶され、遅れて固定値記憶器９０８中
に伝達される。

その際比較量は補償計算器９０３中に記憶さ
れ、或はスクリーンの前のセンサの位置により与
えられることができる。

白色値の補償 カラーテレビ像の観察者において白の印象を生
じるには、３個の基本色、赤、緑および青の強度
が全く所定の比（0.3赤＋0.59緑＋0.11青）に存在
しなければならない。之は増幅器を経て３個のカ
ラー終段の増幅器を経て調整され、受像管電極を
制御する。この公知の規定値は補償計算器９０３
中に固定的に記憶され、かつセンサシステム９０
２から供給された実際値と比較される。

計算器９０３は外部のデータ伝送線９０６およ
び補償部分９０７を経て、カラー段の増幅度を、
規定値−実際値の差が０になるまで変更する。

センサシステム９０２はスクリーンの前に配置
され、例えば３個のホトダイオードから成ること
ができ、その各々がフイルタを介してそれぞれ３
色の１色の光のみを受信する。

終値は２進値としてまず計算器９０３の記憶器
（RAM）中に確保され、補償の終了後固定値記
憶器９０８中に伝達され、之はテレビに補償計算
器の代りに動作データを供給する。

このデータは現今のポテンシヨメータの代りに
挿入されたデイジタル調整器を制御し、かつ接続
された装置において永続的に使用されねばならな
い。

よつて例えば装置の接続（スイツチオン）毎
に、計数回路が固定値記憶器９０８の該当する番
地を呼出し、従つてその内容を中間記憶器（例え
ばＤフリツプフロツプ、シフトレジスタ、或は電
荷結合記憶器いわゆるCCD）に導くことができ、
その出力に全接続時間中内容が存在する。

更に電子ビームの見えない復帰相の間、番地の
周期的な照合が繰返されるようにすることもでき
る。これにより、装置の動作中に起こり得る変化
も考慮され得る。

第９図によれば調整回路として2R−Ｒ或はR2ⁿ
抵抗回路網を使用し、之が２進データ値を電流の
大きさに変換する。

同じ仕方で例えば灰色バランス、ビーム電流制
限および受像管動作点のような、アナログ信号段
の他の位置を補償することができる。記憶器９０
８の語幅に無関係にデータは、マルチプレクサに
よる読出しの際、任意に多くの中間記憶器に導く
ことができる。

経験により装置の寿命の経過中に調整されねば
ならない所の位置の補償は、ポテンシヨメータは
放棄せずに、これがセンサにより補償計算器を介
して駆動制御される所の、モータ駆動の補償機構
により調整されるように行うことができる。

記憶器９０８は、それがデイジタルパルス段並
びにアナログ信号段に対して、必要な記憶場所を
持つように配置される。例えば総計64ビツトを持
つアナログ信号段の10個の補償位置に対し、記憶
器は156×８ビツトから164×８ビツトに拡大され
る。

東西ラスタ修正器および垂直偏向器の補償 東西ラスタ修正回路は、受像管幾何学に基き、
クツシヨン形に内方に彎曲された垂直ラスタ線を
真直ぐにする課題を持つ。そのため水平走査線偏
向電流は画像中央に向つて増大しなければならな
い。

偏向角は偏向電流に比例し、しかして固定値計
算器９０８中で該当する番地の下に記憶された２
進数の大きさにより決定される。

自動補償において、画像パターン発生器９０４
から垂直な明るい線がスクリーン９０１上に発生
される。そのスクリーン中央からの間隔は水平走
査線長さに対する目安である。センサシステム９
０２として例えばホトダイオードが役立ち、之は
モータにより画像縁（例えば左方の）において、
レール上を確定された速度をもつて上方から下方
に移動することができる。１半画像のそれぞれ第
２水平走査線目毎の水平走査線、すなわち全画像
のそれぞれ第４水平走査線目毎の水平走査線のみ
に、番地およびデータが所属されるので、移動す
るセンサシステム９０２の速度は、電子ビームの
画像掃過の際常に番地指定されるべき水平走査線
群中に存在するようでなければならない。移動す
るホトダイオードの代りに、156個番地に対応す
る数のダイオードを持つバーから成るセンサシス
テム９０２も取付けることができる。センサとし
て役立つホトダイオードの方向敏感度および応動
感度は、例えばレンズおよび絞りのような光学手
段により改善することができる。

補償計算器９０３は調整の開始と共に、第１水
平走査線に対するデータ値（その際水平走査線は
対応して広げられる）を、上記の画像パターンが
センサ場所に達し、従つて計算器９０３に情報が
送出されるまで高める。第１水平走査線は希望の
長さを持ち、そのデータ値はセンサ報知に基きも
はや高められず、むしろ８ビツト初期値として計
算器９０３のPAM中の番地０および１の下に中
間記憶される。この過程は各第４水平走査線に対
して繰返され、その際先行の番地に対するデータ
変化が確保され、すなわち水平走査線に対し差
ΔD_o＝D_o−D_o-4が記憶され、その際D₀は定義に
より初期値に対応し、ｎ＝４、８、12……であり
得る。

最大の修正値は普通にはスクリーンの水平中央
線と一致する。すなわちそれに続くＤ値は負であ
り、補償計算器中に２の補数として記憶され、よ
つてデイジタル制御システムの加算段における後
の処理の際減算が与えられる。

中間記憶器の番地指定および受像管９０１の電
子ビームの偏向は、画像パターン発生器９０４に
より同期される。中間記憶器内容は装置補償の終
了後、デイジタル制御ユニツトの固定値記憶器９
０８中に伝達され、之はカラーテレビ受像機に対
する動作データを供給する。

この方法は、調整素子或は受像管および偏向シ
ステムの特性に無関係に、正確な修正を提供する
利点を持つ。

類似の仕方で垂直段の補償が行われる。

最初に画像パターンを発生するため、補償計算
器９０３の固定値記憶器中に経験的のプログラム
を持つのが良い。その際上記の方法、例えばステ
ツピングモータによりステツプ的に上方から下方
へスクリーンの前で移動されるホトダイオードの
応用、或いは上記のダイオードバーの利用は、補
償計算器９０３のRAM中に正確なデータを書込
む。ここでも最初に初期値が形成される。その際
各４個の他の水平走査線に対し、先行の番地に対
する差のみが報知され、記憶される。

上部の画像半部においてデータ値は画像中央ま
で減少され、すなわちΔDは負である。画像中央
と下部画像縁との間でΔDは正である。各データ
値中に含まれる付加の制御ビツトにより、デイジ
タル制御ユニツト中で終段回路中の画像中央電流
（重ね合わせ）が決定される。

この発明のデイジタル制御ユニツトは、例えば
ほぼ9MHzまでの高速論理回路（例えばI²L）、低
速論理回路（例えばMOS技術）、および156×８
ビツトを持つプログラム可能の固定値記憶器から
成る。上記の全自動補償はμC制御で生じる。

【図面の簡単な説明】

第１図はこの発明によるカラーテレビ受像機の
ブロツク図、第２図はデイジタル同期素子の原理
的接続図、第３図は同期過程の線図的表現、第４
図は垂直偏向終段の制御のための論理回路の原理
的接続図、第５図は垂直段の作用、第６図はラス
タ修正終段の制御のための論理段の原理的接続
図、第７図は第６図の論理回路の初期値形成の表
現、第８図は左右修正作用、第９図は自動補償に
対する原理的接続図を示す。

Claims (1)

1. 【特許請求の範囲】 １ 自動補償装置を備えたカラーテレビ受像機に
   おいて、 (イ) 左右ラスタ修正終段１０７、水平偏向終段１
   ０８および垂直偏向終段１０９の制御のための
   デイジタル制御ユニツト１０６を含み、 (ロ) 該デイジタル制御ユニツト１０６は水平走査
   線計数器１１３、プログラム可能の固定値記憶
   器１１６，９０８および論理回路１１４から成
   り、 (ハ) プログラム可能の固定値記憶器１１６，９０
   ８の中に左右ラスタ修正および垂直偏向のため
   の規定値が記憶されており、 (ニ) その際この規定値は次のようにして、すなわ
   ち画像パターン発生器９０４による自動補償の
   際スクリーン１０５，９０１上にテスト画像が
   発生され、このテスト画像はセンサシステム１
   １７，９０２によつて水平走査線群毎に走査さ
   れ、その際実際値は補償計算機１１８，９０３
   により該補償計算機内に記憶されていた規定値
   と一致するまで変化され、かくして修正された
   実際値は自動補償のための規定値としてデータ
   伝送線１１９，９０６を介して水平走査線群毎
   にプログラム可能の固定値記憶器１１６，９０
   ８に移送されるようにして得られ、 (ホ) 論理回路１１４はテレビ受像機の動作の際プ
   ログラム可能の固定値記憶器１１６，９０８内
   に水平走査線群毎に記憶されている規定値から
   終段１０７，１０８，１０９に対する制御パル
   スを形成し、 (ヘ) 各々の水平走査線群のプログラムされていな
   い水平走査線の規定値は補間によつて得られ、 (ト) 制御パルスは、規定値に依存し終段における
   電流を決定する幅を有すること を特徴とする自動補償装置を備えたカラーテレビ
   受像機。 ２ 固定値記憶器１１６の中に第１の水平走査線
   に対する規定値のみが含まれ、残りの水平走査線
   の設定値に対しては第１の水平走査線の規定値に
   対する差が記憶されていることを特徴とする特許
   請求の範囲第１項記載のカラーテレビ受像機。 ３ 半画像の各第２水平走査線に対する規定値の
   みが固定値記憶器１１６内に含まれていることを
   特徴とする特許請求の範囲第１項または第２項記
   載のカラーテレビ受像機。 ４ 156×８ビツトの記憶場所をもつプログラム
   可能の固定値メモリ１１６を有することを特徴と
   する特許請求の範囲第３項記載のカラーテレビ受
   像機。 ５ デイジタル制御ユニツト１０６は付加的にア
   ナログ信号段（白色値、灰色バランス、ビーム電
   流制限、受像管動作点）に対する補償部分９０７
   を含み、該補償部分９０７はプログラム可能の固
   定値記憶器９０８を含み、該固定値記憶器９０８
   はＤフリツプフロツプ９０９，９１０，９１１ま
   たはCCDシフトレジスタを介して調整回路とし
   て作用する2R−ＲまたはR2ⁿ抵抗回路網と結合さ
   れ、該回路網は固定値記憶器９０８中に含まれて
   いる２進データ値を電流の大きさに変換すること
   を特徴とする特許請求の範囲第１項ないし第４項
   のいずれかに記載のカラーテレビ受像機。 ６ アナログ信号段の補償位置に対して64ビツト
   の記憶場所をもつ固定値記憶器１１６，９０８が
   備えられていることを特徴とする特許請求の範囲
   第５項記載のカラーテレビ受像機。 ７ 固定値記憶器１１６，９０８内に、アナログ
   信号段に対する補償位置およびデイジタル制御さ
   れる終段１０７，１０８，１０９に対する規定値
   が含まれていることを特徴とする特許請求の範囲
   第６項記載のカラーテレビ受像機。 ８ 164×８ビツトの記憶場所をもつプログラム
   可能の固定値記憶器１１６，９０８が備えられて
   いることを特徴とする特許請求の範囲第７項記載
   のカラーテレビ受像機。 ９ 垂直偏向終段４０７の制御のためのデイジタ
   ル制御ユニツトは記憶器４０１を包含し、該記憶
   器４０１中に画像始端に対する初期規定値および
   各第２の画像水平走査線に対するこの初期規定値
   の変化が記憶されており、前記デイジタル制御ユ
   ニツトは平均値形成器４０３を含み、該平均値形
   成器４０３はそれぞれの番地に所属する２つの水
   平走査線への分配を行い、前記デイジタル制御ユ
   ニツトは第１の計数器４０５を含み、これは記憶
   器４０１中に含まれている値を加算器４０４、中
   間記憶器４０６および２の補数形成器４０９によ
   り処理することにより、上部画像半部に対する垂
   直偏向終段４０７の制御のための方形波を発生
   し、さらに前記デイジタル制御ユニツトは第２の
   計数器４２１を含み、これは記憶器４０１中に含
   まれている値をデータ阻止器４２４、加算器４２
   ０、中間記憶器４２２により処理することによ
   り、下部画像半部に対する垂直偏向終段４０７の
   制御のための方形波を発生することを特徴とする
   特許請求の範囲第１項ないし第８項のいずれかに
   記載のカラーテレビ受像機。 １０ 平均値形成器４０３は３ビツト比較器４１
   ０、３ビツトラツチ４１７および３ビツト加算器
   ４１６を含むことを特徴とする特許請求の範囲第
   ９項記載のカラーテレビ受像機。 １１ 左右ラスタ修正の制御のためのデイジタル
   制御ユニツトは記憶器６０４を含み、該記憶器６
   ０４中に個々の水平走査線に対する規定値が記憶
   されており、またこのデイジタル制御ユニツトは
   計数器６０７を含み、これは加算器６０６および
   中間記憶器６０８により記憶器６０４中に記憶さ
   れている値から水平偏向終段６０９の制御のため
   のパルスを発生することを特徴とする特許請求の
   範囲第１項ないし第１０項のいずれかに記載のカ
   ラーテレビ受像機。