DK147310B - Digital styreenhed til en farvefjernsynsmodtager - Google Patents

Description

147310

Opfindelsen angår en digital styreenhed til en farvefjernsynsmodtager til styring af horisontalafbøjnings- og vertikalafbøjningsudgangstrinnet, hvor den digitale styreenhed har en linietæller, et programmerbart 5 fastlager og en logisk kreds.

I kendte farvefjernsynsmodtagere styres impulstrinnene til rasterkorrektion, horisontal- og vertikalafbøjning på analog måde. Disse styretrin er dels integrerede, dels bestykket med separate komponenter.

10 Til styring af horisontalafbøjnings-udgangstrin- net frembringer en oscillator liniefrekvente svingnin ger. Disse sammenlignes med sendesidens liniesynkroniseringsimpuls og modtagesidens linietilbageføringsimpuls i fasesammenligningskoblinger (f.eks. phase locked 15 loop). De ved faseforskelle frembragte reguleringsspændinger tjener til synkronisering af oscillatoren (VCO).

Som justeringspositioner benyttes almindeligvis oscillatorens fasebeliggenhed og grundfrekvens.

Til styring af vertikalafbøjningsudgangstrinnet 20 synkroniseres en savtakgenerator (f.eks. en blokeringsoscillatorkobling) direkte ved hjælp af vertikalsynkroniseringsimpulsen, og den styrer over en drivkobling vertikalafbøjningsudgangstrinnet. Den som følge af afbøjningsspolens opvarmning forårsagede strømreduktion 25 kompenseres over en modkobling. Indstillingsstørrelser er her sædvanligvis frekvensen, billedhøjden og lineariteten .

På billedskærmen falder elektronstrålernes afbøjningsmidtpunkt ikke sammen med billedskærmens krum-30 ningsmidtpunkt. Derfor er et på billedskærmen afbildet kvadrat med sine vertikale linier forvrænget pudeformet konkavt. Forvrængningen af de horisontale linier er i moderne inline-farvebilledrør som regel allerede kompenseret ved hjælp af afbøjningsfeltet. Til korrektion 35 af den såkaldte øst/vest-pudeforvrængning anvendes eksempelvis den kendte diodemodulatorkobling, der modulerer spændingen over horisontalafbøjningsspolen således, at linieafbøjningsstrømmen er kraftigere i billedmidten 2 147310 end ved billedbegyndelsen og billedafslutningen og som funktion af billedfrekvensen har et tøndeformet forløb. Indstillingsstørrelser for den såkaldte diodemodulator-kobling er modulationsgraden som funktion af billed-5 frekvensen, symmetrien (såkaldt trapezkorrektion) og billedbredden.

Over de analoge signaltrin til videokoblingen og PAL-dekoderen justeres f.eks. størrelserne for hvidværdien, gråbalancen og strålestrømbegrænsningen.

10 På positionerne for de størrelser, der skal ju steres, og som er anført i det foranstående ved de enkelte impuls- henholdsvis signaltrin, anvendes der potentiometre, der under eller efter apparatmontagen indstilles manuelt efter visuel bedømmelse af et test-15 billede eller efter måling af en elektrisk størrelse.

Disse indstillinger er derfor oftest subjektive og desuden omkostningskrævende.

Opfindelsens- formål er at angive en digital styreenhed til en farvef jemsynsmodtager med automatisk justeringssysfiart, hvor 20 bør-værdierne for øst/vest-rasterkorrektionen og vertikalafbøjningen kan indlæses automatisk.

Denne opgave løses ifølge opfindelsen med de i krav 1’s kendetegnende del angivne træk.

Hensigtsmæssige udførelsesformer for opfindelses-25 tanken er indeholdt i underkravene.

Det skal nævnes, at det fra USA-patentskrift nr.

3 943 279 er kendt at benytte en digital styreenhed i et system, hvor der med to eller flere projektorer projiceres to eller flere billeder på en skærm, og hvor 30 den digitale styreenhed tjener til at opretholde nøjagtig flugtning mellem de enkelte billeder, der kan være primærfarve-delbilleder, dvs. røde, grønne og blå delbilleder, som tilsammen skal danne et farvebillede.

Denne kendte digitale styreenhed er dog hverken egnet 35 eller beregnet til styring af horisontal- og vertikalafbøjningsudgangstrinnet i en farvefjernsynsmodtager.

3 14731°

Fordele ved en farvefjernsynsmodtager med en sty-reenhed ifølge opfindelsen forklares i det følgende nærmere på grundlag af nogle udførelseseksempler. På den tilhørende tegning viser 5 fig. 1 et blokdiagram over en farvefjernsynsmod tager ifølge opfindelsen, fig. 2 et principdiagram over en digital synkroniseringskobling , fig. 3 en skematisk fremstilling af synkronise-10 ringsprocessen, fig. 4 et principdiagram over den logiske kobling til aktivering af vertikalafbøjnings- udgangstrinnet, fig. 5 vertikaltrinnets funktion, fig. 6 et principdiagram over det logiske trin til 15 aktivering af rasterkorrektions-udgangstrinnet, fig. 7 en fremstilling af begyndelsesværdidannelsen i den i fig. 6 viste logiske kobling, fig. 8 øst/vest-korrektionens funktion, og fig. 9 et principdiagram over den automatiske 20 balancering.

Fig. 1 viser et blokdiagram over en farvefjernsynsmodtager ifølge opfindelsen. Det fra senderen modtagne signal når over et højfrekvenstrin (tuner) 101, over et mellemfrekvenstrin og videodemodulator 102 25 frem til videosignaldelen og PAL-dekoderen 104 og derfra til billedrøret 105. Da overføringen fra senderen til modtageren sker i analogteknik, arbejder de nævnte trin i analogteknik, idet en dobbelt omsætning af de analogt sendte nyttesignaler (billedrøret skal aktive- 30. res analogt) ville medføre et kvalitetstab og også økonomisk forekommer uhensigtsmæssigt.

Fra mellemfrekvenstrinnet 102 afledes lydud·'·-épangstrinnet 103.

Farvefjernsynsmodtageren indeholder en digital 35 styreenhed 106, som aktiverer rasterkorrektions-ud-gangstrinnet 107 samt horisontalafbøjnings-udgangstrinnet 108 og vertikalafbøjnings-udgangstrinnet 109.

4 147310

Horisontalafbøjnings-udgangstrinnet 108 aktiverer spolerne 110 og 111, mens vertikalafbøjningsudgangstrinnet 109 styrer de tilsvarende spoler til vertikalafbøjning (i figuren er kun den øverste spole 5 112 synlig).

Den digitale styreenhed 106 indeholder en linietæller 113, som forsynes med impulser med vertikalfrekvensen V henholdsvis horisontalfrekvensen H. Impulserne leveres af en digital synkroniseringskobling, 10 som er indeholdt i den logiske kobling 114. Den logiske kobling 114 modtager et videosignal over koblingskondensatoren 115 fra videodemodulatoren 102.

Den logiske kobling 114 indeholder foruden synkroniseringskoblingen koblinger til aktivering af ras-15 terkorrektions-, horisontalafbøjnings- og vertikalaf-bøjnings-udgangstrinnene 107, 108 og 109.

I den digitale styreenhed 106 er der endvidere indeholdt et programmerbart fastværdilager 116, der eksempelvis er udført som PROM, EPROM, EAROM eller som 20 batteripufferstyret RAM med fortrinsvis 156 x8 bitlagerpladser .

Det programmerbare fastværdilager 116 indeholder de informationer, der er nødvendige til drift af den digitale styreenhed i farvefjernsynsmodtageren.

25 Endvidere leverer den digitale styreenhed 106 indstillingsspændinger U_, U, , U , ϋ., ϋ.....ϋ , der i stedet for potentiometre over video-signaldelen og PAL-dekoderen 104 automatisk justerer de størrelser såsom hvidværdi, gråbalance, strålestrømbegræns-30 ning, der dér skal justeres.

Endvidere findes i fig. 1 et sensorsystem 117 foran billedrøret 105. Dette sensorsystem 117 tjener til automatisk justering ved hjælp af en justeringsregneenhed 118 og en ekstern dataoverførings-35 ledning 119. I justeringsregneenheden 118 bliver de i det foranstående angivne størrelser, der skal justeres , sammenlignet med en bør-værdi og mellemop- 5 147310 lagret. Hvis bør-værdi og er-værdi stemmer overens, bliver fastværdilageret 116 programmeret med regneenhed-mellemlagerets indhold.

Pig. 2 viser et principdiagram over den digitale 5 synkroniseringskobling til aktivering af linieudgangstrinnet. Den indeholder et separatorkredsløb 201, som arbejder analogt og modtager et videosignal fra den i figuren ikke viste videodemodulator. Endvidere findes der en senderidentifikator 202 og en port 203 til støj-10 undertrykkelse. Porten 203, der er udført som portkobling, frakobler, når der ikke modtages nogen synkroniseringsimpuls. Endvidere indeholder den digitale synkroniseringskobling..:. :.en svingningskrystal 204, som aktiverer en styrbar frekvensdeler 205. Endvidere 15 findes der en fasesammenligningsindretning 206, en koincidensdetektor 207, en kobling til begrænsning af reguleringsstejlheden 208 og en yderligere portkobling 209. Porten 209 afgiver en udgangsimpuls U^, som fasesammenlignes med linieudgangstrinnets linietil-20. bageløbsimpuls i et kredsløb 210. Over et integrationsled med en modstand 211 og en kondensator 212 leveres reguleringsinformationen til et analogt faseforskydningsled 213, som med en passende forsinkelse leverer impulsen Ug til det analoge ud-25 gangstrin 214 i horisontalafbøjningsudgangstrinnet.

De i figuren angivne cifre 1-7 refererer til fig. 3 og forklares under henvisning- ti 1~demre figur.

Den i fig. 2 viste digitale synkroniseringskobling arbejder efter princippet for en styrbar frek- 30. vensdeler. Fra en krystalstabiliseret taktfrekvens 204, scan ikke skal andrage et heltalsmultiplum af liniefrekvensen (eksempelvis den dobbelte farvehjælpebærebølgefrek-vens 8,86 MHz), bliver der i fritløbende, ikke-synkroni-seret tilstand, dvs. når der af koblingen ikke modtages 35 nogen synkroniseringsimpuls, ved deling i frekvensdele-ren 205 afledet en frekvens, der såvidt muligt skal være identisk med den ønskede liniefrekvens på 15,625 kHz. Denne frekvens udgør den horisontale fri- 6 147310 løbsfrekvens for synkroniseringskoblingen ogv dermed for det tilsluttede linieudgangstrin. Som følge af sin høje stabilitet kan den anvendes direkte som referencefrekvens til gengivelse af en i et billedlager lagret 5 information, f.eks. teletekst eller viewdata.

I tilfælde af en modtaget synkroniseringsimpuls, som står til rådighed på separatorkredsløbet 201*s udgang, aktiveres ved hjælp af senderidentifikatoren 202 fasekomparatoren 206, som efter en afgørelse af, om den 10 første erkendte synkroniseringsimpuls falder i den første eller den anden liniehalvdel, bevirker synkronisme mellem synkroniseringsimpulsen og udgangsimpulsen fra den styrbare frekvensdeler 205.

Hvis den første erkendte synkroniseringsimpuls be-15 finder sig i den første linehalvdel (forudløbende tilfælde}, bliver deleren 205's tælling kortvarigt blokeret over delerens frigive-indgang FE, hvorved sluttilstanden opnås senere, end den ville være opnået i frit-løbende tilstand. Den på denne måde aftagende tidsmæssi-20 ge afstand mellem deler- og synkroniseringsimpuls indvirker på deleren 205's deleforhold, indtil en indsvinget tilstand er opnået.

Hvis den første erkendte synkroniseringsimpuls befinder sig i den anden liniehalvdel (efterløbende 25 tilfælde), bliver deleren 205 før opnåelse af det fastlagte deleforhold tilbagestillet over tilbagestillingsindgangen RE. Denne frekvensforøgelse formindsker igen den tidsmæssige afstand mellem synkroniseringsimpulsen og delerimpulsen, indtil de to forflanker er 30 identiske.

Principielt kunne synkronismen opnås indenfor en linieperiode. Da imidlertid afvigelser på mere end 10% fra den ønskede frekvens kunne ødelægge det halvleder-bestykkede linieudgangstrin, begrænses frekvensændrin-35 gen under reguleringsprocessen ved hjælp af portkoblingen 208 til et tilladeligt omfang.

I det forudløbende tilfælde forbliver der i den indsvingede tilstand en tidsmæssig afvigelse mellem 7 147310 delerimpulsens forflanke og synkroniseringsimpulsens forflanke, hvilken afvigelse er betinget af den endelige reguleringsforstærkning. Denne afvigelse elimineres, idet linieudgangstrinnet ved opnåelse af den ind-5 svingede tilstand trigges direkte med synkroniseringsimpulsen. Den indsvingede tilstand er opnået, når synkroniseringsimpulsens forflanke tidsmæssigt ligger indenfor den af delerimpulsen dannede port 209. Således bliver delerimpulsen kun i fritløbende tilstand og un-10 der synkroniseringsprocessen anvendt til trigning af linieudgangstrinnet. I synkroniseret tilstand har delerimpulsen funktion som en hjælpeoscillator, der ved et pludseligt udfald af synkroniseringsimpulsen (f.eks. omkobling til en anden programtype) står til rådighed 15 med en kort tidsmæssig afstand. Støjimpulsbefrielsen ved denne kvasidirekte synkronisering er som følge af digitalt dannede og dermed tidsmæssigt eksakt definerede porte 209 samt 203 på fasesammenligningsindretningen 206's indgang i høj grad sikret for synkroniseringsim- 20. pulsen. En koincidensdetektor 207 sørger ved udfald af. synkroniseringen for en omgående undertrykkelse af porten 203 med henblik på at sikre en hurtig genindfangning.

Omkoblingen fra delerimpuls til synkroniserings-25 impuls i indsvinget tilstand muliggør anvendelse af en delertaktfrekvens, som er mindre end 10 MHz, da dermed den i digitalteknikken optrædende kvantiseringsfejl omgås.

Det hidtil beskrevne systems udgangsimpuls U-^ 3Q (deler- eller synkroniseringsimpuls) tilføres en digital fasediskriminator 210, som bestemmer den ved linieudgangstrinnets forsinkelse betingede tidsmæssige afstand mellem linietilbageløbsimpuls og udgangsimpuls Den over integrations leddet 211, 212 integrere- 35 de reguleringsinformation bevirker i den analogt arbejdende faseforskydningskæde 213 den tidsmæssige koin-cidens af de to impulser. Anvendelsen af den analoge faseforskydningskæde 213 er nødvendig med henblik på 8 147310 undgåelse af et digitalt faseforskydningsleds kvantise-ringsfejl.

Udgangsimpulsen U2 fra faseforskydningskæden bliver i et tælletrin 214 normeret på en af linieud-5 gangstrinnets koblingstype afhængig impulsbredde og over en udgangsforstærker tilført linieudgangstrinnet.

Den digitale synkroniseringskobling . efter en styrbar frekvensdelers princip har i sammenligning med de konventionelle PLL-koblinger med VC-oscillatorer en 10 række fordele. Som følge af den krystalstabiliserede de-lertaktfrekvens bortfalder justeringen af friløbsfrekvensen, der ved VC-oscillatorer afhænger af perifere forhold. Endvidere er en høj støjimpulsbefrielse mulig som følge af de digitalt frembragte og dermed tidsmæssigt 15 eksakt definerede portintervaller. Desuden muliggør synkroniseringskoblingen er hurtig synkronisering uden det ved PLL-koblinger optrædende høje tab af støjimpulsbefrielse. Frekvensændringen pr. linie er kun afhængig af den for linieudgangstrinnet tilladelige værdi.

20 Fig. 3 viser skematisk synkroniseringsprocessen.

I figuren vises øverst ved henvisningen 1 taktfrekvensen på 8,86 MHz fra krystaloscillatoren 204 i fig.

2. Den styrbare frekvensdeler 205 i fig. 2 afgiver en delerimpuls for hver 64 ps. I fig. 3 vises i den anden 25 kurve fra oven den fritløbende delerimpuls (uden synkroniseringsimpuls) . De næste fire kurver 2, 3, 4, 5 viser synkroniseringsprocessen i det forudløbende tilfælde, medens kurverne 2, 3, 6, 7 betegner synkroni seringsprocessen i det efterløbende tilfælde. Δφ beteg-30 ner her faseforskellen mellem delerimpulsen og synkroniseringsimpulsen i det forudløbende tilfælde henholds·*· vis mellem synkroniseringsimpulsen og delerimpulsen i det efterløbende tilfælde.

Fig. 4 viser et principdiagram over den logiske 35 kobling til styring af vertikalafbøjningsudgangstrinnet.

Et lager 401 med organisationen 156 x5 bit, som er en del af det programmerbare fastværdilager i den digitale styreenhed i fig. 1, har otte indgange A^-A^ til 9 147310 adresserne for en i figuren ikke vist linietæller og fire programmeringsindgange I^-I^. Fire udgange 01~04 er dels forbundet med en fordeler til begyndelsesværdidannelse (multiplekser 402), dels forbundet med 5 en komponent til middelværdidannelse 403. Multiplekse-ren 402 indeholder porte, der hver især styres af to RS-flip-flops, hvorhos styringen er adresseafhængig.

Fra multiplekseren 402 går der ni ledninger til indgangene A-^Ag på en 9-bit-additionsindretning 10 404, der er dannet af en række porte. Additionsindret ningen 404 har ni udgange Z-^-Zg, der dels fører til indgangene A^-Ag på en 9-bit-differenstæller 405, eksempelvis dannet af ni flip-flops, dels fører til et 9-bit-mellemlager 406 (9 D-flip-flops) med indgange 15 D^-Dg. 9-bit-differenstælleren 405 har desuden indgange for taktfrekvensen T (8,86 MHz) og S for horisontalfrekvensen f„. Differenstælleren 405's ud- £1 gang fører dels til vertikalafbøjningsudgangstrinnet 407 dels til frigiveindgangen FE. Mellemlageret 406 20 har foruden indgangene D^-Dg indgange T for horisontalfrekvensen fg og for en tilbagestillingsimpuls R.

Fra lageret 401 fører en udgang 0^ til en sty-rebitbearbejdningsindretning 408, som er dannet af porte. Fra styrebitbearbejdningsindretningen 408 akti-25 veres en 2-komplementdanner 409, hvis tre udgange Z^-Z.j fører til multiplekseren 402. Komponenten til middelværdidannelse 403 indeholder en 3-bit-kompara-tor 410, der er opbygget af porte og over to ELLER-led 411, 412 og to OG-led 413, 414 samt et NAND- 3Q led 415 er knyttet til en af porte dannet 3-bit-addi-tionsindretning 416. Endvidere indeholder middelværdi-danneren 403 en 3-bit-latch 417 (3 D-flip-flops), som over et ELLER-led 418 modtager horisontalfrekvensen henholdsvis adressen "P over indgangen T. Den 35 nævnte 3-bit-latch 417 .har indgange D^-D^ og udgange 0^-ζ>3. 3-bit-komparatoren 410 har indgange A^-A3 fra 3-bit-latchen 417 og indgange B^-B3 fra lageret 401. Endvidere har 3-bit-komparatoren 410 tre 10 147310 udgange for A=B, A > B og A < B. 3-bit-additionsindretningen 416 har tre indgange B^-B^ fta lageret 401 og en indgang A^ fra 3-bit-komparatoren 410.

Medens 9-bit-additionsindretningen 404, 9-bit-diffe-5 renstælleren 405 og 9-bit-mellemlageret 406 styrer den øverste billedhalvdel af vertikalafbøjningsudgangstrinnet 407, bliver den nederste billedhalvdel styret af 9-bit-additionsindretningen 420, 9-bit-differenstælleren 421, 9-bit-mellemlageret 422. Foran 9-bit-10 additionsindretningen 420 er der indkoblet en dataspærring 424, som aktiveres af styrebitbearbejdnings-indretningen 408.

Det analoge vertikalafbøjningsudgangstrin 407 omfatter en npn-transistor 425, hvis basissignal· afledes fra udgan-15 gen på tælleren 405. Endvidere ligger transistoren 425's emitter på stel. Transistoren 425's kollektor er over en diode 427, en drosselspole 428 og en vikling 429 (på linietransformatoren) forbundet med vertikalafbøjningsspolerne 430, 431. Den anden ende 20 af spolen 431 ligger ligeledes på stel. Den mod viklingen 429 vendende ende af spolen 430 er over en integrationskondensator 432 forbundet med stel.

Desuden har vertikalafbøjningsudgangstrinnet 407 en pnp-transistor 433, hvis basissignal afledes fra 25 udgangen på tælleren 421. Transistoren 433's emitter ligger på stel. Endvidere er transistoren 433's kollektor over en diode 435, en drosselspole 436 og en vikling 437 (på linietransformatoren) forbundet med spolerne 430, 431.

30 Med transistoren 425 styres den øverste billed halvdel, og med transistoren 433 styres den nederste billedhalvdel.

Vertikalafbøjningsudgangstrinnet 407 arbejder i modtakt-D-drift og fødes med fremløbsspændingen fra 35 linieudgangstrinnet. Til aktiveringen af dette vertikaludgangstrin kræves der to liniefrekvente firkantimpulser med henholdsvis tiltagende og aftagende impulsbredde. Impulsbreddens tiltagen henholdsvis aftagen fra li- 147310 11 nie til linie inden for et halvbillede bestemmes af den logiske kobling i fig. 4.

En titrins binærtæller, der er opbygget af 10-flip-flops (ikke vist i figuren) og kan være udført som a-5 synkron eller synkron tæller, aktiveres over sin taktindgang med impulser med den dobbelte liniefrekvens.

Over de otte cifferpladser med højeste værdi på denne tæller kan der aftages 8-bit-adresser, hvorhos en adresse svarer til to linier af et halvbillede. Disse 8-bit-10 adresser tilføres adresseindgangene Aq-A^ på lageret 401. Lageret kan som allerede beskrevet være udført som PROM, EPROM, EAROM eller som batteripufferstyret RAM.

Til frembringelse af de forannævnte firkantimpul-15 ser i en D/A-omsætter kræves der pr. linie ved den nødvendige opløsning et 9-bit-ord. Med henblik på at spare lagerpladser lagres ikke 9-bit-ordene for hver linie, men ændringen af disse 9-bit-ord fra adresse til adresse (en adresse svarer til to linier af et halvbillede) lag-20 res. Derved reduceres lagerpladsbehovet fra 312 x9 bit til 156 x5 bit. Disse 5-bit-ord bliver i den i fig. 4 viste logiske kobling bearbejdet til de til D/A-om-sætteren nødvendige 9-bit-ord. Til dannelse af firkantimpulsen med tiltagende impulsbredde bliver der til 25 9-bit-ordet for den forudgående linie adderet en bestemt værdi fra lageret, som tilsvarende subtraheres ved firkantimpulsen med aftagende impulsbredde (en større impulsbredde svarer til en højere værdi af 9-bit-ordet).

Til firkantimpulserne med aftagende impulsbredde 30 skal der ved billedbegyndelsen dannes en såkaldt begyndelsesværdi, hvorfra da de tilsvarende fra lageret 401 udlæste værdier subtraheres. Denne begyndelsesværdi er et 9-bit-ord og ligeledes lagret i lageret 401. 9-bit-ordet kan ikke lagres direkte i det 5-bit organiserede 35 lager. Derfor bliver den 9.bit med højeste værdi fast forbundet, og de fire bit med høj værdi lagres under adressen 0, og de fire bit med lavere værdi lagres 147310 12 under adressen 1. Disse 4-bit-ord sammensættes med den i det følgende omtalte kobling til 9-bit-begyndelses-værdien.

Udgangene 0^-0^ på lageret 401 bliver under 5 adressen O over multiplekseren 402 koblet til indgangene Ag-Ag på 9-bit-fuldadditionsindretningen 404. Additionsindretningen 404*s indgang Ag ligger på logisk 1. De øvrige A-indgange på additionsindretningen 404 ligger samtidigt på logisk 0. Indgangene 10 B^-Bg er sammenkoblet med udgangene Q^-Qg på mellemlageret 406 (udført som flankestyrede D-flip-flops).

Mellemlageret 406 bliver ved billedbegyndelsen sat på logisk 0 med en billedfrekvent impuls. På additionsindretningen 404's B-indgange ligger der 15 dermed under adressen 0 ligeledes logisk 0. På additionsudgangene Σ 5 - Σ g fremkommer dermed det på indgangene A^-Ag optrædende 4-bit-ord, og på additionsudgangen Σ g logisk 1. De øvrige Σ-udgange fører logisk 0.

2a Udgangene Σ^-Zg er forbundet med forvælgeind- gangene A^-Ag på den nitrins binære synkrontæller 405. Desuden er additionsindretningen 404's udgange forbundet med dataindgangene D^-Dg på mellemlageret 406.

25 Ca. 2 ys efter at dataene, optræder på synkron tællerens forvælgeindgange og på mellemlageret 406's indgange, ligger der på synkrontælleren 405's indstillingsindgang S og på mellemlageret 406's taktindgang T en impuls, og dataene., overtages i mellem-3Q lageret 406 og synkrontælleren 405. Synkrontælleren 405's udgang er forbundet med frigiveindgangen FE.

På tælleren 405's taktindgang ligger den dobbelte farvehjælpebærebølgefrekvens (8,86 MHz) eller en anden krystalstabiliseret frekvens med lignende periodevarighed.

35 Med impulsen på ^-indgangen overtages forvælge- indgangens data, og tælleren 405 begynder nu at tælle fra disse dataværdier. En tælletakt svarer til ca.

100 ns. Når tælleren har nået den stilling, at dens ud- 147310 13 gang er logisk 1 (svarer til decimalt 511)/ standses den over sin frigiveindgang FE. Det tidspunkt, på hvilket tællerstillingen 511 nås, er derved direkte afhængigt af dataværdien på forvælgeindgangen.

5 Under tælleprocessen ligger der på tællerens ud gang et logisk O, og fra tælleprocessens afslutning indtil den næste impuls (i den efterfølgende linie) på indstillingsindgangen S et logisk 1. Der opstår således på tælleren 405's udgang en liniefrekvent fir-10 kantimpuls, hvis impulsbredde er afhængig af dataværdien på forvælgeindgangene. Denne firkantimpuls tjener til styring af vertikalafbøjningsudgangstrinnet 407.

Ved adressen 1 bliver de fire bit med lav værdi af begyndelsesværdien udlæst af lageret 401.

15 Multiplekseren 402 har i mellemtiden lagt lagerudgangene additionsindretningen 404's indgange A^-A^. Dataene fra adresse 1 ligger dermed på additionsindgangene. På additionsindgangene B ligger cifferkorrekt de fem bit med høj værdi af begyndelsesvær-20 dien, som befinder sig i mellemlageret 406. På additionsindretningen 404's udgang står nu 9-bit-begyn-delsesværdien til rådighed. Ved indstillingsimpulsen bliver denne værdi igen overtaget i synkrontælleren 405 og mellemlageret 406. Bearbejdningen i synkrontælle-25 ren 405 sker som allerede beskrevet under adressen 0 og bestemmer firkantimpulsbredden for linierne 3 og 4.

Fra adressen 2 til adressen 155 er differensværdierne lagret som 4-bit-ord. Den femte bit er en 3Q styrebit. Disse data skal bearbejdes, inden de afgives til additionstrinnene.

Det under hver adresse lagrede 4-bit-ord skal fordeles på de til den pågældende adresse hørende to linier.

Denne opgave overtager koblingen til middelværdidannelse 35 403. Multiplekseren 402 på lageret 401's udgang kobler derfor fra adresse 2 til adresse 155 lagerudgangene på middelværdidanneren 403's ind gange. De tre bit med højeste værdi når frem til data-

F

147310 14 indgangene D^Dg på 3-bit-mellemlageret 417, til indgangene B-^-Bg på komparatoren 410 og til indgangene B^-Bø på 3-bit-fuldadditionsindretningen 416.

På additionsindretningen 416's udgang Σ^-Σ^ står den 5 med to dividerede dataværdi (forskudt en plads til højre) til rådighed. Hvis den på middelværdidannerens indgang optrædende værdi (0-^-0^) er et lige tal, står på udgangen direkte den med to dividerede værdi (02-0^) til rådighed, hvilken værdi kan viderebearbejdes for 10 disse to linier. Hvis °1-04 derimod er et ulige tal, opstår der ved divisionen en rest (cifferet 0^ med laveste værdi svarer til logisk 1), som der skal tages hensyn til. Afgørelsen af, om denne rest skal adderes ved den pågældende adresses første eller anden linie, 15 træffes af 3-bit-komparatoren 410. Den sammenligner den halverede værdi for den forudgående adresse (mellemlagres i 3-bit-latchen 417) med den halverede værdi af den optrædende adresse. Hvis dataværdien for den førstnævnte adresse er større end eller lig med den sidst-20 nævnte, adderes resten til den første linie og ellers til den anden linie. Additionen af resten sker i 3-bit-fuldadditionsindretningen 416.

På middelværdidanneren 403's udgang står dermed differensværdierne fra linie til linie til rådighed. Til 25 frembringelse af firkantimpulserne med aftagende impulsbredde (øverste billedhalvdel, der begyndes ved den øverste billedrand) skal disse differensværdier subtraheres fra den forannævnte begyndelsesværdi, og til firkantimpulserne med tiltagende impulsbredde adderes fra 0.

30 Til additionen (nederste billedhalvdel med begyndelse i billedmidten) kan differensværdierne over dataspærringen 424 leveres til indgangen på 9-bit-fuldadditions-indretningen 420, og firkantimpulserne frembringes som beskrevet i det foranstående med synkrontælleren 421.

35 Til subtraktionen skal der først af differens værdierne dannes en 2-komplement (komplementdannelse og addere logisk 1), som derefter skal leveres til additionsindretningen 404's indgange. Frembringelsen af U7310 15 firkantimpulserne i synkrontælleren 405 sker som beskrevet i det foranstående.

Det ønskes nu at begynde med additionen ikke allerede ved billedbegyndelsen eller først i billed-5 midten, men i løbet af den første billedhalvdel, og subtraktionen skal kunne standses ikke i billedmidten, men først i løbet af den anden billedhalvdel (overlapning) . Dette opnås med den styrebit, som står til rådighed på lageret 401's udgang 05 ved hver adres-10 se. Mellem middelværdidannerens udgang og indgangen på 9-bit-additionsindretningen 420 findes dataspærringen 424 bestående af tre OG-led med hver to indgange. På hver sin indgang ligger differensværdierne, og de andre tre indgange er forbundet med styrebitledningen. En 15 addition af differensværdierne i den første billedhalvdel kan kun finde sted, hvis styrebitledningen fører logisk 1, idet der ellers på alle dataspærringens udgange fremkommer logisk 0 (ingen addition).

To-komplementdanneren 409, hvis udgange fører 20 til 9-bit-additionsindretningen 404 til subtraktionen, har en styreindgang SE, hvormed komplementdannerens udgange kan lægges på logisk 0. Denne styreindgang er forbundet med styrebitledningen. Dermed kan subtraktionen blokeres i den anden billedhalvdel ved hjælp af sty-25 rebitten.

Pig. 5 viser vertikalafbøjningsstrømmen I som funktion af linien. For kurven 501 svarer den venstre billedrand til den 1. henholdsvis den 313.linie og den højre billedrand til den 312. henholdsvis 625.linie.

30 I den anden del af fig. 5 vises styreimpulserne T for npn-trinnet i vertikalafbøjningen (første halvbillede linie 1-312) og i den nederste del af fig. 5 styreimpulserne T for pnp-trinnet i vertikalafbøjningen (andet halvbillede linie 313- linie 625). End-35 videre vises i fig. 5 overlapningsområdet i billedmidten.

For et udgangstrin, der ikke arbejder i modtakt-drift eller af andre grunde ikke behøver nogen strøm 147310 16 overlapning i billedmidten, kan de dataværdier, der skal subtraheres fra begyndelsesværdien, allerede lagres som toerkomplement, således at funktionerne til styrebit-bearbejdning 408, til toerkomplementdannelse 409, 5 til 9-bit-mellemlagring 422, til 9-bit-differenstælling 421, til 9-bit-addition 420 og til dataspærring 424 i dette tilfælde kan bortfalde.

Fig. 6 viser et principdiagram over det logiske trin til aktivering af rasterkorrektionsudgangstrinnet.

10 En vertikal-synkroniseringsimpuls bliver over vertikalimpuls -bearbejdnings indretningen 601 og over ELLER-leddet 602 tilført linietælleren 603. 9-bit-linie-tælleren 603 består eksempelvis af 9-flip-flops, og den har en tilbagestillingsindgang R og en tælleind-15 gang A for frekvensen 2 ffi. De otte udgange på linietælleren 603 er forbundet med otte indgange A^-A^ på lageret 604. Lageret 604 er udformet som et 156 x4-bit-lager og kan være forenet med lageret 401 i figur 4 til det programmerbare fastværdilager 116 i fig. 1.

20 Endvidere har den logiske kobling til styring af rasterkorrektions-udgangstrinnet på samme måde som den logiske kobling til styring af vertikalafbøjningsudgangstrinnet (se fig. 4) en multiplekser 605, en additionsindretning 606, en differenstæller 607 og 25 et mellemlager 608. Fra differenstælleren 607 ledes impulserne til rasterkorrektions-udgangstrinnet 609. Rasterkorrektions-udgangstrinnet 609 omfatter en npn-transistor 610, hvis basis aktiveres af tælleren 607, og hvis emitter ligger på stel. Transistoren 3Q 610's kollektor er over en vikling 611 og kondensatoren 612 forbundet med stel; på den anden side fører der fra kollektoren over viklingen 611 en tilslutning til horisontalafbøjningsudgangstrinnet. NAND-leddet 613 leverer en tilbagestillingsimpuls R.

35 Fig. 7 viser et forstørret deludsnit af fig. 6 med fremstillingen af begyndelsesværdidannelsen. I multi-plekseren 605 er omskifterstillingen for linie 1 vist punkteret, og omskifterstillingen for alle øvrige linier 17 147310 er vist fuldt optrukket. Omskifterstillingen foranledi-ges af en omskifterindstiller 701. Endvidere ses i fig. 7 additionstrinnet 606, 9-bit-mellemlageret 608 samt en del af differenstælleren 607.

5 Den i fig. 6 viste kobling tjener til eliminering af øst/vest-rasterforvrængningen, der har et konkavt-parabelformet forløb, hyppigst med fejlmaksimum i den horisontale biliedmidterlinie. Dertil skal længderne af de enkelte linier være variable i afhængighed af deres 10. øjeblikkelige vertikale afbøjning. Den viste kobling styrer eksempelvis et diodemodulator-udgangstrin til D-drift, hvis strømgennemgang bestemmes af styresignalets impulsbredde.

Den binære linieimpulstæller 603, der eksempel-15 vis er opbygget af 9-flip-flops, danner lageradresserfor de enkelte linier. I lageret 604 bliver der da under hver adresse nedlagt en for den tilhørende linie typisk binærværdi, som bestemmer dens længde. Denne linielængdeinformation når nu linie for linie frem til dataind-20 gangene på synkrontælleren 607, som desuden får tilført en taktfrekvens, der er meget større end liniefrekvensen. Ved liniebegyndelsen begynder tælleren 603 at tælle opefter fra den indgivne dataværdi indtil et ved trådføringen fastlagt tal. Medens den tæller, har 25 dens udgang tilstanden 0, ellers 1. Lageret 604's binære dataværdier omsættes altså til impulsbredder, med hvilke udgangstrinnet kan aktiveres.

Det har nu vist sig, at en adressering af hver fire linier (dvs. hver anden linie i et halvbillede) gi-30 ver en tilstrækkelig korrektionsopløsning. Lageret behøver altså kun at have 156 i stedet for 312 adresser.

Til opnåelse af en ensartet lagerorganisation bliver der som beskrevet i det foranstående også til vertikalafbøjningen kun dannet 156 adresser. De manglende mel-35 lemværdier for de ikke-programmerede linier udvindes da ved hjælp af den i forbindelse med fig. 4 beskrevne interpolationslogik (middelværdidanner 403).

18 147310

Adressetælleren 603 og lageret 604 kan således være ens til rasterkorrektionen og vertikalafbøjningen .

Den fulde linielængde er fastlagt i en 9-bit-in-5 formation. Da kun en forholdsvis lille andel skal være variabel til rasterkorrektions-modulation og billed-breddeindstilling, og resten forbliver konstant, er det hensigtsmæssigt at lagre konstantværdien én gang ved begyndelsen af en vertikal afbøjningsperiode og på de 10 følgende adresser kun at fastlægge differencen i forhold til den forudgående adresse.

Denne konstante begyndelsesværdi er defineret med et 8-bit-udtryk, hvis fire bit med højeste værdi er deponeret i adresse 0, mens resten er deponeret i adres-15 se 1. Under de følgende adresser er kun lagret differencen mellem den aktuelle og den forudgående adresse.

Til frembringelse af begyndelsesværdien bliver ved adresse 0 dataudgangene 0^-0^ (høj værdi) over en omskifter i multiplekseren 605 lagt på additionsind-20 retningen 606*s A-indgange 5-8. Da der over additionsindretningen 606's B-indgange ikke foreligger nogen information, optræder på Σ-udgangene 5-8 ordet 0^-0^ med adressen 0. Alle udgange på additionsindretningen 606 er både forbundet med dataindgangene på 25 synkrontælleren 607 og med D-indgangene på mellemlageret 608. Mellemlageret 608's udgange overtager indgangsinformationerne med en taktimpuls, der optræder ved hver liniebegyndelse.

Mellemlageret 608's udgange er ført til B-ind-3Q gangene på additionstrinnet 606 (A+B = Σ).

Med henblik på at undgå en fordobling af begyndelsesværdien over kredsløbet additionsindretning 606, mellemlager 608, additionsindretning 606 bliver mellemlageret 608's taktimpuls for linie 2 under-35 trykket, og multiplekseren 605's omskifter omkobles før begyndelsen af linie 2 (stadig adresse 0). De fire bit med høj værdi optræder nu på de fire additionsindgange A-^-A^ med "lav værdi". Det vil sige, at linie 19 147310 1 dannes af de fire højværdibit på adresse O og linie 2 af summen af de fire højværdibit på additionsindgangene A^-A^ og fordi taktimpulsen for linie 1 på additionsudgangene E^-Zg forinden over 5 mellemlageret 608 lå på additionsindretningen 606's B-indgange 5-8.

For adresse 1 lægges additionsindgangene A4~Ag på 0 og indgangene B4_Bg på 0^-0 4 for adresse 0. På A^-a4 optræder de fire lavværdibit for begyndelsesvær-10 dien, således at summen af (0^04) Adr> χ +(°i"°4)Adr.O' som svarer til begyndelsesværdien, når frem til differenstælleren. En fordobling af de fire lavværdibit over kredsløbet undgås ved undertrykkelse af taktimpulsen i linie 4.

15 De følgende adresser leverer til A-indgangene kun forskellene til de forudgående adresser, hvis indhold over mellemlageret 608 samtidigt optræder på additionsindretningen 606's B-indgange. Det gælder således, at Σ = D + Σ .,m = 2,3,4,........155, hvorhos indholdet m m m-1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 D altid står for 2 nabolinier i halvbilledet, m 2

Ved ekstremværdierne af fejlamplituden (normalt 3 kun én i biliedmidten) ændrer korrektionsværdierne deres 4 fortegn. Lageret indeholder for subtraktionsfaserne alle 5 rede korrektionsværdiens toerkomplement.

6

Ved additionen af toerkomplementet skal de ledige 7 pladser i 9-bit-ordet, hvoraf pr. adresse kun den vari 8 able del leveres, fyldes op med 1. Derfor har infor 9 mationen på lagerudgangen 04 under subtraktionsfasen 10 værdien 1 (ellers O), og den lægges af multiplekseren 11 605's omskifter (undtagen under begyndelsesværdidannel 12 sen) på additionsindgangene A^-Ag.

13

Ved afslutningen af hver vertikalafbøjningsperio 14 de tilbagestilles mellemlageret 608's D-flip-flops.

15 9-bit-differenstælleren 607 tæller som i akti- 16 veringskoblingen for vertikalafbøjningen fra den på dataindgangene stående værdi med en takt på 8,86 MHz til 511 og standses derefter. Ved begyndelsen af hver linieperiode overtager den nye data fra additionsind- 147310 20 retningen 606. Dens udgang ligger under tællingen på O og ellers indtil linieperiodens afslutning på 1.

Der opstår . således en impulsrække med variable tastforhold, der er afhængig af korrektionsdataene , 5 til styring af strømmen i det analogt arbejdende udgangstrin.

Fig. 8 viser funktionen af øst/vest-korrektionen for linieperioden T. Øverst og nederst tælles med en lille dataværdi, mens dataværdien er stor for midten.

10 Fig. 9 viser et principdiagram over den automa tiske Justering af de analoge signaltrin i et farvefjernsynsapparat med digital styreenhed. Billedrøret 901 aftastes med et sensorsystem 902, som er tilsluttet en justeringsregneenhed 903. Justerings-15 regneenheden 903 er forbundet med en billedmønster-generator 904, som for sit vedkommende er forbundet med de analoge signaltrin 905. På den anden side er j u s teringsregneenheden 903 over en dataoverføringsledning 906 forbundet med en kobling 907 i den di-2Q gitale styreenhed, der tjener til justering af analogtrinnene. X justeringsdelen 907 findes det programmerbare fastværdilager 908, som over D-flip-flops 909, 910, 911 er forbundet med såkaldte 2 R-R-modstandsnetværk, der virker som indstillingsled, 25 og som omsætter de binære dataværdier til strømstørrelser. Disse bliver da over en operationsforstærker 912, med hvilken der er parallelkoblet en modstand 913, tilført de analoge signaltrin 905 som justeringsspænding. De analoge signaltrin 905 aktiveres af høj-3Q frekvens- henholdsvis mellemfrekvenstrinnene 914.

Endvidere “ ses i fig. 9 en adressetæller og taktgiver 916, som er nødvendig til indkoblings- eller tilbageløbsfasen.

Justeringsdelen 907 forsynes med en referen-35 cespænding fra en jævnspændingskilde.

Sensorsysternet 902 konstaterer under justeringen på grundlag af et af billedmønstergeneratoren 904 på billedskærmen 901 fremstillet forlag eller ved 21 147310 måling af elektriske størrelser i koblingen er-værdierne og overfører dem til justeringsregneenheden 903. Disse er-værdier varieres ved hjælp af regneenheden 903 og en intern styreenhed, indtil de har nået deres bør-vær-5 dier. Disse mellemoplagres da i justeringsregneenhedens RAM og overføres senere til fastværdilageret 908.

Sammenligningsstørrelserne kan være oplagret i justeringsregneenheden 903 eller være givet ved positionen af sensorer foran billedskærmen.

10

Justering af hvidværdien

Hvis der hos betragteren af et farvefjernsynsbillede skal opstå et hvid-indtryk, skal intensiteterne af de tre grundfarver rød, grøn og blå stå i et ganske be-15 stemt forhold til hinanden (0,3 R + 0,59 G + 0,11 B).

Dette indstilles over forstærkningen af de tre farve-udgangstrin, som aktiverer billedrørselektroderne. Disse kendte bør-værdier lagres fast i justeringsregneenheden 903 og sammenlignes med de af sensorsystemet 902 2Q leverede virkelige værdier.

Regneenheden 903 ændrer nu over den eksterne dataoverføringsledning 906 og justeringsdelen 907 farvetrinnenes forstærkning, indtil forskellen mellem bør-værdi og er-værdi er 0, 25 Sensorsystemet 902 er anbragt foran billedskær men og kan eksempelvis bestå af tre fotodioder, som hver især over en filterindretning kun modtager lyset med én af de tre farvearter.

Udgangsværdierne bliver som binærværdier først 3Q- fastholdt i regneenheden 903's flygtige lager (RAM) og efter afslutning af justeringen overført til fastværdilageret 908, der ved fjernsynsanvendelse leverer driftsdataene i stedet for justeringsregneenheden.

Dataehe styrer de i stedet for de nuværende po-35 tentiometre indførte digitale indstillingsled og skal til stadighed være til rådighed, når apparatet er tilkoblet.

22 147310 Således kan eksempelvis en tællerkobling ved hver tilkobling af apparatet opkalde de pågældende adresser i fastværdilageret 908 og dermed tilføre dettes indhold til mellemlagre (f.eks. D-flip-flops, skifteregis-5 tre eller ladningslagre, såkaldteCCD), på hvis udgang de optræder under hele tilkoblingsvarigheden.

Endvidere er der mulighed for at gentage påkaldelsen af adresserne periodisk under elektronstrålens ikke synlige tilbageløbsfaser.

10 Som indstillingsled benyttes ifølge fig. 9 de såkaldte 2 R-R- eller R 2n-modstandsnetværk, som omsætter de binære dataværdier til strømstørrelser.

På samme måde kan yderligere positioner af de analoge signaltrin, f.eks. gråbalance, strålestrømsbe-15 grænsning og billedrørsarbejdspunkt, justeres. Uafhængigt af lageret 908's ordbredde kan dataene ved udlæsningen ved hjælp af multipleksere tilføres til vilkårligt mange mellemlagre.

- Justeringen af positioner, der erfaringsmæssigt 20 skal efterindstilles i løbet af apparatets levetid, kan ske således, at potentiometrene bibeholdes, men justeres ved hjælp af et motordrevet justeringsværktøj, hvis drift styres af sensoren over justeringsregneenheden.

Lageret 908 er hensigtsmæssigt udlagt således, 25 at det har de nødvendige lagerpladser både for de digitale impulstrin og for de analoge signaltrin. Ved eksempelvis 10 justeringspositioner for de analoge signaltrin med ialt 64 bit forøges lageret fra 156 x8 bit til 164 x8 bit.

20- Justering.· af øst/vest-rasterkorrektionen og vertikalafbøjningen;_________

En øst/vest-rasterkorrektionskobling har den opgave at rette de som følge af billedrørsgeometrien pudeformet indefter hvælvede vertikale rasterlinier. Dertil 35 skal linieafbøjningsstrømmene forøges i retning mod bil-ledmidten.

Afbøjningsvinklen er proportional med afbøjnings-strøimen og bestemmes ved størrelsen af et i fastværdi- 23 147310 lageret 908 under den pågældende adresse aflagt binærtal .

Ved automatisk justering frembringes der af billedmønstergeneratoren 904 en vertikal lys linie 5 på billedskærmen 901. Dens afstand fra billedskærmmidten er et mål for linielængden. Som sensorsystem 902 tjener eksempelvis en fotodiode, der ved hjælp af en motor kan bevæges op og ned med en fastlagt hastighed på en skinne ved eksempelvis den venstre billedrand.

10 Da der kun tilknyttes adresse og data til hver anden linie i et halvbillede, dvs. hver fjerde linie i et helbillede, skal det bevægede sensorsystem 902's hastighed være en sådan, at det ved hvert biliedgennemløb af elektronstrålen endnu befinder sig i den liniegruppe, I5 der skal adresseres. Som alternativ til den bevægede fotodiode kunne der også forefindes et sensorsystem 902 i form af en liste med et til de 156 adresser svarende antal dioder. Retnings- og reaktionsfølsomheden for de som sensor tjenende fotodioder kan forbedres med 20 optiske midler som f.eks. linser og blænder.

dusteringsregneenheden 908 forøger ved begyndelsen af justeringen dataværdien for den første linie (hvorved denne bliver tilsvarende bredere), indtil det forannævnte billedmønster når sensorstedet og dermed 25 udløser en information til regneenheden 903. Den første linie har nu den ønskede længde, og dens dataværdi bliver på grundlag af sensormeldingen ikke mere forøget, men mellemlagret som 8-bit-begyndelsesværdi under adresserne 0 og 1 i regneenheden 903's RAM. Pro-30. cessen gentages nu for hver fjerde linie, hvorhos kun dataændringen i forhold til den forudgående adresse fastholdes, dvs. for linierne lagres forskellene AD„ = D - D„ ., hvor D_ pr. definition svarer til begyndelsesværdien, og n kan være 4, 8, 12......

35 Den maksimale korrektionsværdi falder normalt sam men med billedskærmens horisontale midterlinie. De derpå følgende D-værdier er altså negative og lagres i justeringsregneenheden som toer-komplement, således 147310 24 at der ved den senere bearbejdning i det digitale styresystems additionstrin sker en subtraktion.

Adresseringen af mellemlageret og afbøjningen af billedrøret 901"s elektronstråle synkroniseres af 5 billedmønstergeneratoren 904. Mellemlagerindholdet bliver efter afsluttet apparatjustering overført til den digitale styreenheds fastværdilager 908, som leverer driftsdataene til farvefjernsynsmodtageren.

Denne metode har den fordel, at den leverer en 10 nøjagtig korrektion uafhængigt af indstillingsleddenes eller billedrørenes og afbøjningssysternernes karakteristika.

På lignende måde sker justeringen af vertikaltrinnene .

2_5 Med henblik på først overhovedet at frembringe et billedmønster er det hensigtsmæssigt at have et empirisk program i justeringsregneenheden 908's fastværdilager. Den i det foranstående beskrevne fremgangsmåde, anvendelse af en fotodiode, der eksempelvis med en skridt-20 motor bevæges trinvist oppefra og nedefter foran billedskærmen, eller anvendelsen af den nævnte diodeliste, indskriver da de eksakte data i justeringsregneenheden 903's RAM. Også her dannes der først en begyndelsesværdi. For hver fire yderligere linier bestemmes og 25 lagres da også kun forskellen -til den forudgående adresse.

X den øverste billedhalvdel aftager dataværdierne mod billedmidten, dvs. Δ D er negative. Mellem billed-midten og den nederste billedrand er de positive. Ved 30 en yderligere styrebit, som er indeholdt i hver dataværdi, bestemmes i den digitale styreenhed billed-midtestrømmen (overlapning) i udgangstrinkoblingen.

Den digitale styreenhed ifølge opfindelsen omfatter eksempelvis en hurtig logisk kobling indtil ca.

2 35 9 MHz (f.eks. IL), en langsom logisk kobling (f.eks.

MOS-teknologi) og det programmerbare fastværdilager med 156 x8 bit. Den beskrevne fuldautomatiske justering kan ske μ C-styret.

Claims (5)

147310

1. Digital styreenhed (106) til en farvefjernsynsmodtager til styring af horisontalafbøjnings- (108) og vertikalafbøjningsudgangstrinnet (109), hvor den digitale styreenhed (106) har en linietæller (113), et 5 programmerbart fastlager (116, 908) og en logisk kreds (114), kendetegnet ved, at der i det programmerbare fastlager (116, 908) lagres bør-værdier for øst/vest-rasterkorrektionen og vertikalafbøjningen, hvorhos disse bør-værdier opnås ved, at der, ved en automa-10 tisk indstilling, ved hjælp af en billedmønstergenerator (904) frembringes et testbillede på billedskærmen (105, 904), hvilket testbillede aftastes linievist ved hjælp af et sensorsystem (117, 902), og at er-værdierne ved hjælp af en justeringsregneenhed (118, 903) varieres, 15 indtil de stemmer overens med reference-bør-værdier, der er lagret i justeringsregneenheden (118, 903), hvorefter de korrigerede er-værdier ved hjælp af en dataoverføringsledning (119, 906) lagres linievist i det programmerbare fastlager (116, 908) som bør-værdier, og at den 20 logiske kreds (114) ved farvefjernsynsmodtagerens drift ud fra de i det programmerbare fastlager (116, 908) linievist lagrede bør-værdier danner styreimpulserne til udgangstrinnene (107, 108, 109). 1 2 3 4 5 6 7 8 9 10 11 '2. Styreenhed ifølge krav 1, kendeteg 2 net ved, at fast lageret- (116) kun indeholder bør 3 værdierne for den første linie og for bør-værdierne for 4 de øvrige linier indeholder forskellen til bør-værdien 5 for den første linie. 6

3. Styreenhed ifølge krav 1 eller 2, kende 7 tegnet ved, at kun bør-værdierne for hver anden 8 linie i et halvbillede er indeholdt i fastlageret (116). 9

4. Styreenhed ifølge krav 3, kendeteg 10 net ved, at den har et programmerbart fastlager (116) 11 med 156 x 8 bit lagerpladser.

5. Styreenhed ifølge et eller flere af kravene 1-4, kendetegnet ved, at den logiske kreds