KR100237648B1

KR100237648B1 - 디지탈 컨버젼스 보정장치

Info

Publication number: KR100237648B1
Application number: KR1019970014129A
Authority: KR
Inventors: 조진렬
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1997-04-17
Filing date: 1997-04-17
Publication date: 2000-01-15
Also published as: KR19980077137A

Abstract

본 발명은 음극선관 화면에서 컨버젼스의 어긋남을 디지탈적인 데이터처리로 보정하는 기술에 관한 것으로, 비정규신호가 입력될 때 수직블랭킹신호에 따른 화면의 이상현상이나 메모리의 용량 부족현상을 방지할 수 있도록 하기 위하여, 중앙처리장치의 제어에 의해 수직동기신호의 하강에지 시점과 수직어드레스의 시작시점 사이의 컨버젼스 보정데이터 출력을 위한 어드레스가 저장되는 래치1과; 중앙처리장치의 제어에 의해 화면의 수직 하부의 컨버젼스 보정 데이터를 출력하기 위한 어드레스가 저장되는 래치2와; 화면의 수직 상,하부 사이의 컨버젼스 보정 데이터를 출력하기 위한 어드레스를 출력하는 수직어드레스 발생기와; 상기 래치1, 수직어드레스 발생기, 래치2의 출력 어드레스를 순차적으로 선택하여 메모리(46)의 어드레스로 공급하는 스위치 및 판별부와; 상기 스위치에서 출력되는 어드레스에 따라 컨버젼스 보정 데이터를 순차적으로 출력하는 메모리를 포함하여 구성한 것이다.

Description

디지탈 컨버젼스 보정장치

본 발명은 음극선관 화면에서 컨버젼스(Convergence) 어긋남을 디지탈적인 데이터처리로 보정하는 기술에 관한 것으로, 특히 비정규신호가 입력될 때 수직블랭킹신호에 따른 화면의 이상현상이나 메모리의 용량부족현상을 방지하는데 적당하도록한 디지탈 컨버젼스 보정장치에 관한 것이다.

도 1은 종래기술에 의한 디지탈 컨버젼스 보정장치의 블록도로서 이에 도시한 바와 같이, 수평,수직동기신호(H_BLK),(V_BLK)를 근거로 클럭신호를 발생하는 피엘엘(11)과; 상기 피엘엘(11)에서 출력되는 클럭신호에 상응되는 어드레스를 발생하는 어드레스 발생기(12)와; 상기 어드레스에 상응되는 컨버젼스보정데이터를 발생하는 메모리(13)와; 사용자의 키이입력에 따라 상기 메모리(13)에 저장된 컨버젼스 보정데이터를 변경하는 중앙처리장치(14)와; 상기 메모리(13)에서 출력되는 컨버젼스보정데이터를 아날로그신호를 변환하는 D/A변환기(15)와; 상기 아날로그신호로 변환된 컨버젼스 보정신호를 보다 완만한 파형으로 정형화시키는 저역필터(16)와; 상기 저역필터(16)에서 출력되는 보정신호를 적정 레벨로 증폭하여 컨버젼스요크(CY)에 공급하는 증폭기(17)로 구성된 것으로, 이의 작용을 도 2 및 도 3을 참조하여 설명하면 다음과 같다.

피엘엘(11)은 수평,수직동기신호(H_BLK),(V_BLK)를 이용하여 클럭신호를 발생하고, 어드레스 발생기(12)는 그 클럭신호를 근거로 메모리(13)의 어드레스를 발생하여 이로부터 그 어드레스에 상응되는 컨버젼스 보정데이터가 출력된다.

상기 메모리(13)에서 출력되는 컨버젼스 보정데이터는 D/A변환기(15)를 통해 아날로그신호로 변환된 후 저역필터(16)를 통해 완만한 형태의 파형으로 정형화 되고, 다시 증폭기(17)를 통해 적정 수준으로 전류신호로 증폭되어 컨버젼스요크(CY)에 공급된다. 상기 컨버젼스요크(CY)의 전류변화는 곧 자계변화를 일으켜 음극선관에서 전자의 흐름을 제어하게 된다.

컨버젼스를 조정하고자 하는 경우 사용자는 키이보드를 통해 컨버젼스 조정값을 입력하고, 이때, 중앙처리장치(14)는 그 조정값에 따라 상기 메모리(13)의 내용을 변경하게 된다.

도 2는 NTSC 방송방식에 적용되는 메모리(13)의 맵핑형식을 보인 것으로 이에 도시한 바와 같이 수평방향으로 16개의 포인트 데이터를 갖고 있고 수직방향으로는 262.5라인을 갖고 있다. 즉, 상기 메모리(13)는 대응되는 어드레스에서 보듯이 전화면(1필드)의 보정데이터를 갖고 있는데, 1개의 포인트당 64bits(8bytes) 정도로 가정하여 이 메모리(13)가 필요로 하는 용량을 계산하면 다음과 같다.

64bits * 16 * 262.5 = 268800bits = 268.8kbits

그러나, 실제 화면의 유효 라인수는 240∼245라인 정도이며, 이 라인에만 컬러티브이신호가 존재한다. 따라서, 상기 메모리(13)의 용량을 줄일 수 있다. 통상적으로, 상기 메모리(13)는 256kbits 용량의 메모리로 구현되어 256라인을 기억하게 되는데, 이와 같은 경우 257∼262.5라인의 데이터는 어떻게 처리할 것인가 또는, 채널절환시나 비정규신호 입력시(비디오 역방향/순방향탐색, LDP고속탐색 등) 16.6ms의 수직주기가 18ms 이상으로 증가되는데 즉, 수평라인수가 그만큼 증가하게 되는데 이에 대한 대책이 요구된다.

도 3은 상기에서 요구되는 것에 대한 종래기술의 일실시 대책예를 보여주고 있다. 즉, 수직어드레스 카운터(31)를 이용하여 로드단자(Load)에 수직동기신호(V_BLK)가 입력될 때 단자(A∼H)로 셋팅된 특정값(예: "0")을 로드하고, 그 수직동기신호(V_BLK)가 "로우"로 입력될 때에는 수평동기신호(H_BLK)를 카운트한다. 상기 수직어드레스 카운터(31)의 출력(Q₀∼Q₇)은 수직어드레스를 의미한다.

상기 수직어드레스 카운터(31)는 수직동기신호(V_BLK)가 "로우"로 공급될 때 수평동기신호(H_BLK)를 카운트하다가 그 카운트값(Q₀∼Q₇)이 소정값 예로써, 11110011B(F3H)가 될 때 구간판별부(32)내의 낸드게이트(32A)에서 "로우"가 출력되고, 이때, 상기 수직어드레스 카운터(31)는 비록 수평동기신호(H_BLK)가 계속 입력되는 경우에도 카운트동작을 수행하지 않고 지금까지의 카운트값을 계속 유지하고 있다가 다음의 수직동기신호(V_BLK)가 입력될 때 출력값(Q₀∼Q₇)을 00H로 변환하게 된다.

결국, 0∼247라인에 대해서만 컨버젼스 보정데이터를 기억할 수 있도록 하기 위하여 상기 수직어드레스 카운터(31)는 0∼247라인을 카운트한 후 248라인 이상의 라인에 대해서는 최종 카운트값(248라인)을 계속 출력하게 되므로 16.6ms 이상이 되어도 이상현상이 발생되지 않는다.

그러나, 이와 같은 일반적인 컨버젼스 보정장치를 이용하는 경우 화면의 하부에 대한 이상현상은 방지할 수 있게 되지만 화면의 상부에 대한 화면의 이상현상은 방지할 수 없게 되는 결함이 있었으며, ED/HD/VGA 모드에서 수평라인의 수가 NTSC 모드의 수평라인 수보다 훨씬 많아야 하므로 상대적으로 용량이 큰 메모리를 필요로 하여 원가가 많이 소요되는 결함이 있었다. 또한, 메모리를 사용하지 않고 하드웨어적으로 보간하는 방식에 적용할 수 없어 원가절감에 어려움이 있었다.

따라서, 본 발명의 목적은 비정규신호가 입력될 때 수직블랭킹신호에 따른 화면의 이상현상이나 메모리의 용량 부족현상을 방지할 수 있도록 설계한 디지탈 컨버젼스 보정장치를 제공함에 있다.

도 1은 일반적인 디지탈 컨버젼스 보정장치의 블록도.

도 2는 NTSC 방송방식에서의 메모리의 맵핑도.

도 3은 일반적인 수직 어드레스 카운터의 주변 블록도.

도 4는 본 발명에 의한 디지탈 컨버젼스 보정장치의 일실시 예시 블록도.

도 5는 그린 라스터의 설명도.

도 6a는 그린 수직보정파형도.

도 6b는 수직동기신호의 파형도.

도 7a는 수직위상 조절시 잘못된 예를 보인 수직보정파형도.

도 7b는 수직위상 조절시 잘못된 예를 보인 수직동기신호의 파형도.

도 8a는 도 4에서 스위칭 타이밍을 보인 파형도.

도 9는 라스터 구간별 보간 설명도.

도 10은 본 발명에 의한 하드웨어적 보간방식의 블록도.

도 11은 디지탈 컨버젼스 보정장치의 다른 실시예를 보인 블록도.

도 12는 도 11에서 스위칭 타이밍을 보인 파형도.

***도면의 주요 부분에 대한 부호의 설명***

41 : 중앙처리장치42A : 래치1

42B : 래치243 : 수직어드레스 발생기

44 : 스위치45 : 구간 판별부

46 : 메모리47 : D/A변환기

110 : 수직보간부

도 4는 상기의 목적을 달성하기 위한 본 발명 디지탈 컨버젼스 보정장치의 일실시 예시 블록도로서 이에 도시한 바와 같이, 중앙처리장치(41)의 제어를 받아 화면의 수직 상,하부의 컨버젼스 보정 데이터를 출력하기 위한 어드레스가 각기 저장되는 래치1(42A) 및 래치2(42B)와; 화면의 수직 상,하부 사이의 컨버젼스 보정 데이터를 출력하기 위한 어드레스를 출력하는 수직어드레스 발생기(43)와; 수직동기신호(V_BLK)의 하강에지 시점과 수직어드레스의 시작시점 사이의 데이터 출력을 위해 상기 래치1(42A)의 출력 어드레스를 선택하고 수직어드레스 발생기(43), 래치2(42B)의 출력 어드레스를 순차적으로 선택하여 메모리(46)의 어드레스로 공급하는 스위치(44)와; 수직동기신호(V_BLK), 수직어드레스 시작기준신호(Vref) 및 수직어드레스 발생기(43)의 출력신호를 근거로 스위칭 타임을 판별하여 상기 스위치(44)의 스위칭을 제어하는 구간 판별부(45)와; 상기 스위치(44)에서 출력되는 어드레스에 따라 컨버젼스 보정 데이터를 순차적으로 출력하는 메모리(46)와; 상기 메모리(46)에서 출력되는 디지탈 컨버젼스 보정 데이터를 아날로그신호로 변환하여 컨버젼스요크측으로 출력하는 D/A변환기(47)를 포함하여 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 도 5 내지 도 9를 참조하여 상세히 설명하면 다음과 같다.

도 5의 라스터는 3개의 씨알티 즉, 적,녹,청색(R),(G),(B)용 씨알티를 사용하는 리어 프로젝션 티브에서 컨버젼스가 전혀 보정되지 않은 녹색 라스터(52)를 예시적으로 보인 것이다. 여기서, 화면(51)의 상부는 위쪽으로, 하부는 아래쪽으로 각각 컨버젼스 보정이 이루어져야 함을 할 수 있다. 따라서, 도 6a와 같이 화면의 중심을 기준으로 서로 대응된 크기를 갖고 위상이 반전된 형태의 수직보정파형을 필요로 한다.

도 6b의 수직동기신호(V_BLK)를 어드레스와 비교해 보면 이들의 위상이 정확하게 일치함을 알 수 있다. 즉, 하나의 수직동기신호(V_BLK)가 끝나는 부분인 하강에지에서 수직 어드레스가 시작되므로 디지탈적인 어드레스와 화면 전체에서의 컨버젼스 보정파형의 위상이 정확하게 일치되어 별다른 문제가 발생되지 않는다. 상기 수직동기신호(V_BLK)가 "하이" 를 유지하는 구간은 리트레이스(retrace) 구간이므로 이때에는 컨버젼스 보정파형을 출력하지 않는다.

상기 도 6a에서와 같이 컨버젼스 보정파형의 위상이 수직어드레스의 시작시점과 정확하게 일치하는 경우에는 종래의 기술에서와 같이 수직어드레스를 248라인에 고정시켜도 별다른 문제가 발생되지 않으며, 실제 수직어드레스의 시작점은 생산라인에서 조정된다.

그러나, 통상적으로 티브이 수상기의 편차에 의해 도 7b에서와 같이 수직어드레스의 시작 시점이 수직동기신호(V_BLK)의 하강에지와 정확하게 일치하지 않는 경우가 빈번히 발생되어 이에 의해 화면의 이상현상이 발생된다. 즉, 수직 리트레이스가 종료되고 수직동기신호(V_BLK)의 하강에지가 검출될 때 곧바로 수직어드레스가 새로이 시작되지 않고 소정시간이 경과된 후 수직어드레스가 출력되는데, 도 8에서 구간(a)은 그 소정시간에 해당하는 구간을 나타낸 것이며, 이는 화면상에서 상부지점에 해당된다.

이와 같은 구간(a)이 발생되어 해당 시간동안 수직어드레스의 발생이 정지되는 경우 화면 하부의 보정데이터가 계속 발생되고, 이로 인하여 라스터가 아래쪽으로 내려오게 된다. 즉, 상기 구간(a)은 원래 라스터를 중심에서 위쪽으로 보정하는 구간인데 상기와 같이 화면 하부의 보정데이터가 출력되어 라스터를 화면의 아래쪽으로 끌어내리게 되므로 컨버젼스정이 원하는 방향과 반대방향으로 이루어지게 된다.

따라서, 본 발명에 의한 컨버젼스 보정 과정을 도 4를 예로하여 설명하면 하기와 같다.

수직 리트레이스가 종료되는 즉시 영상신호가 공급되는 경우 이에 의해 화면의 상부에 무지개 형상이 나타는데, 이를 방지하기 위해 수직동기신호(V_BLK)의 하강에지 시점에서부터 수직어드레스의 시작시점(Vref)까지에 해당하는 구간의 보정데이터는 메모리(46)에 저장된 화면의 제일 첫번째 라인(수직어드레스: 00H)의 데이터를 출력하도록 하였다.

이를 위해 중앙처리장치(41)는 화면의 수직 상부 즉, 수직동기신호(V_BLK)의 하강에지 시점과 수직어드레스의 시작시점 사이의 데이터 출력을 위한 어드레스를 래치1(42A)에 저장하고, 필요에 따라 그 어드레스를 자유롭게 변경하여 화면 상부에서 발생하는 무지개 모양(색띠)의 이상 현상을 방지할 수 있게 된다.

구간 판별부(45)는 NTSC방식의 스위칭예를 보인 도 8에서와 같이 각 구간을 판별하여 스위치(44)의 스위칭을 제어하게 되므로 메모리(44)에는 래치1(42A)에 저장된 수직상부의 어드레스(a), 수직어드레스 발생기(43)에서 출력되는 어드레스(b), 래치2(42B)에 저장된 수직 하부의 어드레스(c)가 순차적으로 공급되어 해당 컨버젼스 보정데이터가 출력되며, 이렇게 출력되는 보정데이터는 D/A변환기(47)를 통해 아날로그신호로 변환된 후 컨버젼스요크측으로 출력된다.

그런데, 상기 메모리(46)에 248라인의 보정데이터만이 존재하는 경우, 상기 중앙처리장치(41)는 상기 래치2(42B)에 어드레스(F3H)를 저장하고, 이때, 상기 스위치(44)는 상기 구간 판별부(45)의 제어를 받아 소정시간동안 그 래치2(42B)에서 출력되는 어드레스(F3H)를 선택하여 상기 메모리(46)에 공급하게 되므로 종래에서 0∼247라인을 카운트한 후 248라인 이상의 라인에 대해서는 최종 카운트값(248라인)을 계속 출력하는 것과 동일한 효과를 얻을 수 있게 된다.

또 다른 예로써, PAL/HD 방송방식의 경우 상기 중앙처리장치(41)는 상기 래치2(42A)에 다른 어드레스 값을 기억시켜 상기와 같은 효과를 얻을 수 있게 된다.

통상적으로, 디지탈 컨버젼스는 실제 유효 라스터를 보면서 조정하게 되므로 실제 화면에서 보이지 않는 구간은 유효 라스터내의 데이터를 이용하여 구하게 된다. 도 10은 하나의 라스터를 보간(interpolation) 구간과 보외(extrapolation) 구간으로 구분하여 보인 것이다.

도 10은 상기 도 4에서 중앙처리장치(41)를 이용하여 컨버젼스를 보간하는 방식과 달리 하드웨어적으로 보간하는 예를 보여주고 있다.

즉, 중앙처리장치(101)는 컨버젼스 조정점 데이터(어드레스)만을 램1(102A)에 저장하고, 수평보간부(103)는 그 램1(102A)에 저장된 데이터를 이용하여 수평보간을 실시한 후 그 보간처리된 데이터를 램2(102B)에 저장한다. 또한, 수직보간부(104)는 상기 램2(102B)에 저장된 데이터를 근거로 수직보간을 수행하여 즉, 전화면에 대한 컨버젼스 데이터를 실시간으로 구하여 출력하게 되고, 이렇게 보간된 컨버젼스 데이터가 D/A변환기(105)를 통해 아날로그신호로 변환된 후 컨버젼스요크(CY)측으로 출력된다.

여기서, 간과할 수 없는 사항은 보간부(100)가 하나의 주문제작형 집적소자로 구현이 가능하고, 멀티-동기로 구동하여도 메모리에 구애받지 않는다는 것이다.

이와 같은 컨버젼스 보간방식에서 화면의 상,하부의 라스터 끝부분은 중앙처리장치(101)가 저장하고 있는 조정점 데이터가 아니라 보외(extrapolation)로 값을 구하는 구간으로서 수직어드레스 증가를 정지시키는 종래의 방식으로는 구현될 수 없다.

이를 해결하기 위한 또 다른 실시예를 도 11에 나타내었는데 이에 도시한 바와 같이, 별도의 램3(112A) 및 램4(112B)를 구비하여 수직라스터의 첫 번째 라인 데이터를 램3(112A)에 저장하고, 수직라스터의 마지막 라인 데이터를 램4(112B)에 저장시킨 후 구간 판별부(114)의 제어에 따라 스위치(113)의 스위칭을 제어하여 도 12에서와 같이 보간데이터(DATA_inter),보외데이터(DATA_extra), 램3(112A), 램4(112B)의 출력 데이터를 순차적으로 출력하게 된다.

상기 도 11에서 인에이블신호 발생기(111)의 출력 인에이블신호(EN)를 이용하여 상기 램3(112A) 및 램4(112B)에 보외(extrapolation) 결과 데이터를 저장하게 되는데, 이 타이밍은 보간(interpolation) 구간이든 수직동기신호(V_BLK)의 구간이든 또는 보외 계산중인 구간이든 관계없다. 쉽게 구현하는 방법으로써 현재 필드를 기준으로 바로 이전 필드의 계산값을 저장하는 방법을 들 수 있다. 즉, 현재 필드에서 계산한 값을 기억시켜 다음 필드에서 이용하도록 하는 것이다.

상기 도 12의 스위칭 동작구간은 도 8에서와 유사하며, 여기에서도 NTSC방식을 적용하고 수직 248라인이 유효 라스터라고 가정하였다. 실제 보간은 유효 라스터 구간보다 적은데, 그 이유는 유효화면을 보고 컨버젼스를 조정하는 것을 감안하였기 때문이다.

이상에서 상세히 설명한 바와 같이, 본 발명은 간단한 구성의 디지탈 컨버젼스 보정장치를 구현하여 화면의 수직 상,하부에서 발생할 수 있는 이상현상을 방지할 수 있게 하고, 실제 조정시 티브이 편차에 의해 발생할 수 있는 이상현상을 방지할 수 있게 함으로써 보다 양질의 화면을 제공할 수 있는 효과가 있다. 또한, 보외 데이터를 기억시켜 비정규신호 입력시 그 기억된 데이터가 출력되게 함으로써 오동작을 방지할 수 있을 뿐만 아니라 원가를 절감할 수 있는 효과가 있다.

Claims

중앙처리장치의 제어에 의해 수직동기신호의 하강에지 시점과 수직어드레스의 시작시점 사이의 컨버젼스 보정데이터 출력을 위한 어드레스가 저장되는 래치1과; 중앙처리장치의 제어에 의해 화면의 수직 하부의 컨버젼스 보정 데이터를 출력하기 위한 어드레스가 저장되는 래치2와; 화면의 수직 상,하부 사이의 컨버젼스 보정 데이터를 출력하기 위한 어드레스를 출력하는 수직어드레스 발생기와; 상기 래치1, 수직어드레스 발생기, 래치2의 출력 어드레스를 순차적으로 선택하여 메모리의 어드레스로 공급하는 스위치 및 구간 판별부와; 상기 스위치에서 출력되는 어드레스에 따라 컨버젼스 보정 데이터를 순차적으로 출력하는 메모리를 포함하여 구성한 것을 특징으로 하는 디지탈 컨버젼스 보정장치.
제1항에 있어서, 중앙처리장치는 상기 메모리에 248라인의 보정데이터만이 존재하는 경우, 상기 래치2에 소정의 어드레스(F3H)를 저장하도록 구성한 것을 특징으로 하는 디지탈 컨버젼스 보정장치.
각 첫 번째 라인의 컨버젼스 보정데이터와 마지막 라인의 컨버젼스 보정 데이터를 저장하기 위한 인에이블신호를 발생하는 인에이블신호 발생기와; 상기 인에이블신호 발생기의 제어하에 수직라스터의 첫 번째 라인 데이터, 수직라스터의 마지막 라인 데이터가 각기 저장되는 램3 및 램4와; 구간 판별부의 제어를 받아 보간데이터, 보외데이터, 상기 램3 및 램4의 출력 데이터를 순차적으로 선택하여 D/A변환기측으로 출력하는 스위치를 포함하여 구성한 것을 특징으로 하는 디지탈 컨버젼스 보정장치.