JPS647538B2 - - Google Patents
Info
- Publication number
- JPS647538B2 JPS647538B2 JP55089368A JP8936880A JPS647538B2 JP S647538 B2 JPS647538 B2 JP S647538B2 JP 55089368 A JP55089368 A JP 55089368A JP 8936880 A JP8936880 A JP 8936880A JP S647538 B2 JPS647538 B2 JP S647538B2
- Authority
- JP
- Japan
- Prior art keywords
- comparison voltage
- voltage
- signal
- mode
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010354 integration Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/403—Discrimination between the two tones in the picture signal of a two-tone original
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Fax Reproducing Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、フアクシミリ装置における読取信号
の２値化装置に関する。
の２値化装置に関する。
２値化方式は、比較電圧が固定なものと、変動
するものとに大別することができるが、現在では
固定型から変動型に徐々に移向している。比較電
圧変動型の特徴は、原稿上の読取るべき濃度の変
化をほとんど捨うことができる点にある。しかし
ながら、例えば色地原稿上に白色のノイズがある
と、その直後の地の色は白色に対しては濃度があ
るということで黒という判断がなされる。そのた
めむしろ原稿に対して忠実度を低下させることに
なつてしまう。そこで、うすい文字や色地原稿に
対応する為にはそれぞれ比較電圧の動作レベルを
切替える必要がある。その為にｎ通りのモードに
対応する為には、ｎ個のコンパレータを持ち、そ
れぞれ動作レベルを設定しておいて、２値化した
後で、必要なモードの出力だけを選択していたの
で、回路構成が大きくなる欠点があつた。特に比
較電圧作成回路が複雑な時でも、その回路をｎ個
作らなければならないという冗長性があつた。
するものとに大別することができるが、現在では
固定型から変動型に徐々に移向している。比較電
圧変動型の特徴は、原稿上の読取るべき濃度の変
化をほとんど捨うことができる点にある。しかし
ながら、例えば色地原稿上に白色のノイズがある
と、その直後の地の色は白色に対しては濃度があ
るということで黒という判断がなされる。そのた
めむしろ原稿に対して忠実度を低下させることに
なつてしまう。そこで、うすい文字や色地原稿に
対応する為にはそれぞれ比較電圧の動作レベルを
切替える必要がある。その為にｎ通りのモードに
対応する為には、ｎ個のコンパレータを持ち、そ
れぞれ動作レベルを設定しておいて、２値化した
後で、必要なモードの出力だけを選択していたの
で、回路構成が大きくなる欠点があつた。特に比
較電圧作成回路が複雑な時でも、その回路をｎ個
作らなければならないという冗長性があつた。
第１図は、３つのモード切替えを行なう場合に
使用する従来の２値化装置の例である。
使用する従来の２値化装置の例である。
３つのモード別のコンパレータ１〜３の入力端
子の一方に読取つたアナログ信号DINを入れ、も
う一方の端子には、それぞれモード別の濃度を出
す為に、ボリユーム４，５，６で動作レベルを調
整された比較電圧設定回路７，８，９の出力信号
を入れる。コンパレータ１〜３では、この両者の
電圧比較を行なつて、モードに合つた情報を２値
化出力として出力する。モード別信号選択部１０
では、外部からのモード指示を表わす選択信号
S1，S2，S3によりコンパレータ１〜３の内の１つ
の信号を選択し出力する。
子の一方に読取つたアナログ信号DINを入れ、も
う一方の端子には、それぞれモード別の濃度を出
す為に、ボリユーム４，５，６で動作レベルを調
整された比較電圧設定回路７，８，９の出力信号
を入れる。コンパレータ１〜３では、この両者の
電圧比較を行なつて、モードに合つた情報を２値
化出力として出力する。モード別信号選択部１０
では、外部からのモード指示を表わす選択信号
S1，S2，S3によりコンパレータ１〜３の内の１つ
の信号を選択し出力する。
以上のように従来の２値化装置では、３つのモ
ードに対し、３つのコンパレータと３つの比較電
圧設定回路、モード別信号選択部が必要であり、
複雑な構成となつていた。
ードに対し、３つのコンパレータと３つの比較電
圧設定回路、モード別信号選択部が必要であり、
複雑な構成となつていた。
本発明は、この比較電圧の動作レベルをアナロ
グスイツチで切替えるとともに、各モード毎の比
較電圧の動作範囲を制限することにより、簡単な
構成で応答特性の良い２値化装置を提供するもの
である。以下本発明の一実施例を図面にもとづい
て説明する。
グスイツチで切替えるとともに、各モード毎の比
較電圧の動作範囲を制限することにより、簡単な
構成で応答特性の良い２値化装置を提供するもの
である。以下本発明の一実施例を図面にもとづい
て説明する。
第２図は、本発明の一実施例を示す要部構成図
である。１１は比較電圧作成回路であり互いに並
列かつ逆方向のダイオードD1，D2を介して読取
アナログ信号DINにより充放電されるコンデンサ
C1を持ち、前記アナログ信号DINにダイオードの
順方向電圧分だけ遅れながら追従していく比較電
圧Vrを作成する。
である。１１は比較電圧作成回路であり互いに並
列かつ逆方向のダイオードD1，D2を介して読取
アナログ信号DINにより充放電されるコンデンサ
C1を持ち、前記アナログ信号DINにダイオードの
順方向電圧分だけ遅れながら追従していく比較電
圧Vrを作成する。
すなわち、アナログ信号DINの上昇方向は、ダ
イオードD1の順方向電圧分以上の電位差があれ
ば、即座に追従していき、減少方向はコンデンサ
C1等からなる積分回路の時定数を傾きとして
徐々に減少していくが、順方向電圧分以上の電位
差がつくと、ダイオードD2が働き、即座に追従
する。このように、双方向のダイオードD1とD2
と、コンデンサC1からなる積分回路を具備して
いるので、順方向電圧分を保持しつつ、上昇、減
少方向とも追従性の良い比較電圧Vrを作成でき
る。１２はコンパレータで、前記アナログ信号
DINと前記比較電圧Vrを比較し２値化信号を作成
する。
イオードD1の順方向電圧分以上の電位差があれ
ば、即座に追従していき、減少方向はコンデンサ
C1等からなる積分回路の時定数を傾きとして
徐々に減少していくが、順方向電圧分以上の電位
差がつくと、ダイオードD2が働き、即座に追従
する。このように、双方向のダイオードD1とD2
と、コンデンサC1からなる積分回路を具備して
いるので、順方向電圧分を保持しつつ、上昇、減
少方向とも追従性の良い比較電圧Vrを作成でき
る。１２はコンパレータで、前記アナログ信号
DINと前記比較電圧Vrを比較し２値化信号を作成
する。
この比較電圧作成回路１１とコンパレータ１２
のみによる２値化回路の動作を第３図に示す。こ
こで明らかなことは入力された読取アナログ信号
DINに対して比較電圧Vr1がごくわずか遅れながら
追従していることである。
のみによる２値化回路の動作を第３図に示す。こ
こで明らかなことは入力された読取アナログ信号
DINに対して比較電圧Vr1がごくわずか遅れながら
追従していることである。
次に動作範囲設定回路を説明する。外部からの
モード切替え信号S4〜S6に応じて、各スイツチ素
子W1〜W3が含むアナログスイツチ１３が動作
し、電源電圧がボリユーム１４，１５，１６と抵
抗１７により分圧された電圧V0が、各モード毎
に設定される。
モード切替え信号S4〜S6に応じて、各スイツチ素
子W1〜W3が含むアナログスイツチ１３が動作
し、電源電圧がボリユーム１４，１５，１６と抵
抗１７により分圧された電圧V0が、各モード毎
に設定される。
ここで、モード切替え信号S4〜S6はパネルスイ
ツチから出力される。パネルスイツチには「こ
い」、「ふつう」および「うすい」の３種類のスイ
ツチがあり、フアクシミリ装置のオペレータが送
信すべき原稿のコントラストを判断し、該当する
スイツチを押すことによつて出力される。そし
て、この電圧V0は、互いに逆方向に並列接続さ
れたダイオード１８，１９を介して比較電圧作成
回路１１の出力端に結合される。したがつて比較
電圧作成回路１１で作られた比較電圧VrがV0と
ダイオード１９の順方向電圧分V19を加えた値よ
り大きくなつたら、V0＋V19の値に、またVrが
V0からダイオード１８の順方向電圧分V18を引い
た値より小さくなつたらV0−V18の値にクランプ
される。すなわち、各モード毎にボリユームで
V0を設定することにより、（V0＋V19）〜（V0−
V18）の範囲で比較電圧の動作範囲を自動的に制
限することが出来る。
ツチから出力される。パネルスイツチには「こ
い」、「ふつう」および「うすい」の３種類のスイ
ツチがあり、フアクシミリ装置のオペレータが送
信すべき原稿のコントラストを判断し、該当する
スイツチを押すことによつて出力される。そし
て、この電圧V0は、互いに逆方向に並列接続さ
れたダイオード１８，１９を介して比較電圧作成
回路１１の出力端に結合される。したがつて比較
電圧作成回路１１で作られた比較電圧VrがV0と
ダイオード１９の順方向電圧分V19を加えた値よ
り大きくなつたら、V0＋V19の値に、またVrが
V0からダイオード１８の順方向電圧分V18を引い
た値より小さくなつたらV0−V18の値にクランプ
される。すなわち、各モード毎にボリユームで
V0を設定することにより、（V0＋V19）〜（V0−
V18）の範囲で比較電圧の動作範囲を自動的に制
限することが出来る。
例えば、外部からのモード切替え信号S4が入力
されて、アナログスイツチ１３のスイツチ素子
W1がON状態で、他のスイツチ素子W2とW3が
OFF状態の場合、ボリユーム１４の低抗値と抵
抗１７で分圧された電圧がV0となり、コンパレ
ータ１２の比較電圧Vrは、ダイオード１８，１
９によつて（V0〜V19）〜（V0−V18）までの範
囲内で可変となる。比較電圧Vrはこの範囲内で
読取アナログ信号DINに追従する。すなわち、比
較電圧Vrは、前述のようにダイオードD1，D2の
順方向電圧以上の差に追従して変動するが、その
範囲は（V0＋V19）〜（V0−V18）の範囲を越え
ることはない。したがつて、読取アナログ信号
DINが（V0＋V19）〜（V0−V18）の範囲外へ変
動したときは、比較電圧Vrはクランプされた状
態となり、不要な２値化は行われない。
されて、アナログスイツチ１３のスイツチ素子
W1がON状態で、他のスイツチ素子W2とW3が
OFF状態の場合、ボリユーム１４の低抗値と抵
抗１７で分圧された電圧がV0となり、コンパレ
ータ１２の比較電圧Vrは、ダイオード１８，１
９によつて（V0〜V19）〜（V0−V18）までの範
囲内で可変となる。比較電圧Vrはこの範囲内で
読取アナログ信号DINに追従する。すなわち、比
較電圧Vrは、前述のようにダイオードD1，D2の
順方向電圧以上の差に追従して変動するが、その
範囲は（V0＋V19）〜（V0−V18）の範囲を越え
ることはない。したがつて、読取アナログ信号
DINが（V0＋V19）〜（V0−V18）の範囲外へ変
動したときは、比較電圧Vrはクランプされた状
態となり、不要な２値化は行われない。
第４図ないし第６図は上記動作範囲設定回路を
付加えた場合の比較電圧の動きと、それによる２
値化出力を示したものであり、切替え信号の数
と、範囲を決めるダイオード１８，１９の種類お
よびボリユーム１４〜１６のプリセツト値により
いくらでも細かい動作範囲の設定が可能となる。
なお、図面でVH，VLは動作範囲設定回路により
制限された動作範囲の上限、下限を示す。
付加えた場合の比較電圧の動きと、それによる２
値化出力を示したものであり、切替え信号の数
と、範囲を決めるダイオード１８，１９の種類お
よびボリユーム１４〜１６のプリセツト値により
いくらでも細かい動作範囲の設定が可能となる。
なお、図面でVH，VLは動作範囲設定回路により
制限された動作範囲の上限、下限を示す。
例えば、第４図は普通文字モードを設定した場
合であり、字の太り細りがなく通常の原稿に対応
できるよう、比較電圧Vrもアナログ信号DINのほ
ぼ中央部でのみ動作するように制限されている。
合であり、字の太り細りがなく通常の原稿に対応
できるよう、比較電圧Vrもアナログ信号DINのほ
ぼ中央部でのみ動作するように制限されている。
第５図は色地の原稿のように文字等の必要な情
報以外の濃淡を原稿中に含んでいる場合に対応す
る為、比較電圧の領域を黒レベル方向へシフトさ
せたもので、不要な黒情報、例えば両側が白で、
わずかに色地程度のレベルのある信号Ｘを、黒と
しないように判別することができる。第６図はう
すい文字に対応するため、比較電圧の領域を普通
モードより白レベル方向にシフトした場合であ
り、これによりうすい文字の信号Ｘを黒と読み、
また黒の中のわずかにうすくなつた信号もある程
度濃度を持つた信号も黒と判別できる。
報以外の濃淡を原稿中に含んでいる場合に対応す
る為、比較電圧の領域を黒レベル方向へシフトさ
せたもので、不要な黒情報、例えば両側が白で、
わずかに色地程度のレベルのある信号Ｘを、黒と
しないように判別することができる。第６図はう
すい文字に対応するため、比較電圧の領域を普通
モードより白レベル方向にシフトした場合であ
り、これによりうすい文字の信号Ｘを黒と読み、
また黒の中のわずかにうすくなつた信号もある程
度濃度を持つた信号も黒と判別できる。
以上説明したように、本発明によれば、フアク
シミリ等の読取アナログ信号DINを比較器を用い
て２値化する場合に、比較電圧Vrの動作レベル
をアナログスイツチで切替えるとともに、各モー
ド毎の比較電圧Vrの動作範囲を制限することに
より、簡単な構成で応答特性の良い２値化装置を
得ることができる。
シミリ等の読取アナログ信号DINを比較器を用い
て２値化する場合に、比較電圧Vrの動作レベル
をアナログスイツチで切替えるとともに、各モー
ド毎の比較電圧Vrの動作範囲を制限することに
より、簡単な構成で応答特性の良い２値化装置を
得ることができる。
第１図は従来の２値化装置の構成図、第２図は
本発明の一実施例を示す構成図、第３図は本実施
例において比較電圧作成回路とコンパレータのみ
の動作を説明するための決形図、第４図、第５
図、第６図はそれぞれのモードにおける本実施例
の動作波形図である。 １１……比較電圧作成回路、１２……コンパレ
ータ、１３……アナログスイツチ、１４，１５，
１６……ボリユーム、１８，１９……ダイオー
ド。
本発明の一実施例を示す構成図、第３図は本実施
例において比較電圧作成回路とコンパレータのみ
の動作を説明するための決形図、第４図、第５
図、第６図はそれぞれのモードにおける本実施例
の動作波形図である。 １１……比較電圧作成回路、１２……コンパレ
ータ、１３……アナログスイツチ、１４，１５，
１６……ボリユーム、１８，１９……ダイオー
ド。
Claims (1)
- １ 互いに並列かつ逆方向に接続されたダイオー
ドと、このダイオードを介して入力される読取ア
ナログ信号DINにより充放電される積分回路とを
持ち、読取アナログ信号DINに前記ダイオードの
順方向電圧分だけ遅れながら追従する比較電圧
Vrを作成する比較電圧作成回路と、読取アナロ
グ信号DINと比較電圧Vrとを比較し、２値化信号
を出力するコンパレータと、外部からのｎ種（ｎ
≧２）のモード切替え信号に応じて動作するｎ個
のスイツチ素子を含むアナログスイツチの動作に
よつて電源電圧を各モード毎に分圧した電圧V0
を作成し、この電圧V0を互いに逆方向に並列に
接続されたダイオードを介して前記比較電圧作成
回路の出力端に比較電圧Vrの動作範囲を設定す
る信号として印加する比較電圧動作範囲設定回路
とから構成される２値化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8936880A JPS5714257A (en) | 1980-06-30 | 1980-06-30 | Binary device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8936880A JPS5714257A (en) | 1980-06-30 | 1980-06-30 | Binary device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5714257A JPS5714257A (en) | 1982-01-25 |
| JPS647538B2 true JPS647538B2 (ja) | 1989-02-09 |
Family
ID=13968747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8936880A Granted JPS5714257A (en) | 1980-06-30 | 1980-06-30 | Binary device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5714257A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0812081B2 (ja) * | 1986-10-29 | 1996-02-07 | 株式会社ミツトヨ | 測定装置の分割回路 |
-
1980
- 1980-06-30 JP JP8936880A patent/JPS5714257A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5714257A (en) | 1982-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2030818A (en) | Pulse forming circuit for on/off conversion of an image analysis signal | |
| US4801788A (en) | Bar code scanner for a video signal which has a shading waveform | |
| JPS62235975A (ja) | 光量制御装置 | |
| US5633637A (en) | Digital-to-analog converter circuit | |
| US4918450A (en) | Analog/digital converter circuit | |
| JP3636232B2 (ja) | 機能選択が可能な集積回路およびその機能選択方法 | |
| JPS647538B2 (ja) | ||
| JPH0113658B2 (ja) | ||
| US4551750A (en) | Color picture reading system | |
| US5291562A (en) | Image signal processing apparatus producing a narrowed pulse width modulated signal using an asymmetrically centered triangle reference waveform | |
| US4871929A (en) | ECL logic gate | |
| EP0127832B1 (en) | Improved differential stage particularly for active filters | |
| US4814740A (en) | Glitch occurence prevention circuit for a digital/analog converter | |
| JPH057145A (ja) | 検出スイツチ | |
| JPS6246365Y2 (ja) | ||
| JPS5926689Y2 (ja) | ２値判別装置 | |
| KR920004818Y1 (ko) | 사운드 출력의 리니어 콘트롤 회로 | |
| JP2000244289A (ja) | コンパレータ回路 | |
| JP2944337B2 (ja) | レベル変換回路 | |
| JPS62144220A (ja) | 静電容量式キ−ボ−ドスイツチ | |
| JPH03143012A (ja) | ２値化回路、中間レベル検出回路及びピーク包絡線検出回路 | |
| EP0084911A1 (en) | Pulse generator comprising at least two voltage comparison circuits | |
| JP3499691B2 (ja) | Ａｄｍ復調回路 | |
| SU1539742A1 (ru) | Стабилизатор переменного напр жени дискретного действи | |
| JPH0355968A (ja) | 画像の２値化方式 |