JPS64726B2 - - Google Patents
Info
- Publication number
- JPS64726B2 JPS64726B2 JP59181157A JP18115784A JPS64726B2 JP S64726 B2 JPS64726 B2 JP S64726B2 JP 59181157 A JP59181157 A JP 59181157A JP 18115784 A JP18115784 A JP 18115784A JP S64726 B2 JPS64726 B2 JP S64726B2
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- request
- transfer device
- signal
- startup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 230000010365 information processing Effects 0.000 claims description 5
- 230000004913 activation Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログラム制御による情報
処理装置で、論理装置（CPU）からの起動要求
を割込みではなくポーリングで認識するデータ転
送装置（DCHまたはCHC）のインタフエース障
害検出方式に関する。
処理装置で、論理装置（CPU）からの起動要求
を割込みではなくポーリングで認識するデータ転
送装置（DCHまたはCHC）のインタフエース障
害検出方式に関する。
マイクロプログラム制御による情報処理装置に
おいて、論理装置等からの起動要求を処理するデ
ータ転送装置はマイクロプログラムを備え、各種
Ｉ／Ｏ等に対してその高速、低速に応じた割込み
レベルを与え、Ｉ／Ｏ等からのレベル割込でその
要求を処理する。第２図はこの説明図で、高速、
中速、低速は各Ｉ／Ｏ（入出力装置）に与えた割
込みレベルを示す。マイクロプログラムはかゝる
レベル割込みによる処理要求に対しては即時に、
且つその時点での割込みレベルが最上位の（優先
度の高い）処理要求を優先して処理する。これに
対しCPUからの起動要求は空き時間、つまり低、
中、高速Ｉ／Ｏからの処理要求がないアイドル状
態においてポーリングにより認識される。第２図
のCPUはCPU起動要求を処理するアイドル状態
を示す。データ転送装置にはベーシツク（basic）
レベルを持つものがあるが、本装置ではこれは無
い。CPU起動要求はアイドル時のポーリングで
処理すると、レベル割込みが頻繁に（連続して）
発生した等の理由で空き時間が生じないとCPU
からの起動要求は何時迄も受け付けられないこと
になる。
おいて、論理装置等からの起動要求を処理するデ
ータ転送装置はマイクロプログラムを備え、各種
Ｉ／Ｏ等に対してその高速、低速に応じた割込み
レベルを与え、Ｉ／Ｏ等からのレベル割込でその
要求を処理する。第２図はこの説明図で、高速、
中速、低速は各Ｉ／Ｏ（入出力装置）に与えた割
込みレベルを示す。マイクロプログラムはかゝる
レベル割込みによる処理要求に対しては即時に、
且つその時点での割込みレベルが最上位の（優先
度の高い）処理要求を優先して処理する。これに
対しCPUからの起動要求は空き時間、つまり低、
中、高速Ｉ／Ｏからの処理要求がないアイドル状
態においてポーリングにより認識される。第２図
のCPUはCPU起動要求を処理するアイドル状態
を示す。データ転送装置にはベーシツク（basic）
レベルを持つものがあるが、本装置ではこれは無
い。CPU起動要求はアイドル時のポーリングで
処理すると、レベル割込みが頻繁に（連続して）
発生した等の理由で空き時間が生じないとCPU
からの起動要求は何時迄も受け付けられないこと
になる。
第３図は従来の転送装置においてCPUからの
起動要求信号を受ける部分の概略図で、バスイメ
ージで示している。１は当該転送装置の番号（自
CHC番号）とCPUから指定されたCHC機番を比
較するEOR（排他的論理和）ゲート、２はEORゲ
ート１の出力が０（一致）のとき開くアンドゲー
ト、３はCPUからの起動要求信号を通過させる
オアゲート、４はCHC機番および起動要求信号
に対するレシーバ（RV）群である。起動要求に
は複数種あるが、その０〜ｊビツトの少なくとも
１つは０でないので、ゲート３で０〜ｊビツトの
オアをとることにより起動要求信号が出た、出て
いないを判定できる。CHC機番も０〜ｉビツト
で表わされ、CPU指定のCHC番号と自CHC番号
とが一致すればEORゲート１の出力は０、不一
致なら１となる。この回路構成ではCHC機番が
自CHC番号に一致したときCPUからの起動要求
信号がゲート３，２を通つてμ（マイクロプログ
ラム）に対する起動要求信号となるが、これは空
き時間のポーリングによつて処理されるので、一
定時間内に必ず受付けられるとは限らない。
起動要求信号を受ける部分の概略図で、バスイメ
ージで示している。１は当該転送装置の番号（自
CHC番号）とCPUから指定されたCHC機番を比
較するEOR（排他的論理和）ゲート、２はEORゲ
ート１の出力が０（一致）のとき開くアンドゲー
ト、３はCPUからの起動要求信号を通過させる
オアゲート、４はCHC機番および起動要求信号
に対するレシーバ（RV）群である。起動要求に
は複数種あるが、その０〜ｊビツトの少なくとも
１つは０でないので、ゲート３で０〜ｊビツトの
オアをとることにより起動要求信号が出た、出て
いないを判定できる。CHC機番も０〜ｉビツト
で表わされ、CPU指定のCHC番号と自CHC番号
とが一致すればEORゲート１の出力は０、不一
致なら１となる。この回路構成ではCHC機番が
自CHC番号に一致したときCPUからの起動要求
信号がゲート３，２を通つてμ（マイクロプログ
ラム）に対する起動要求信号となるが、これは空
き時間のポーリングによつて処理されるので、一
定時間内に必ず受付けられるとは限らない。
このように従来方式では、論理装置からの起動
要求をポーリングで処理しているために、転送装
置がその要求を認識せず又は認識できない（具体
的には処理できない）状態が続いて所定時間が経
過すると、一般に要求元のタイマ（パルスカウン
タ又はマイクロステツプタイマ）により要求信号
が撤回されるので（第２図ではｔ１でCPU起動
要求が上り、タイムアウトによりｔ２で該要求が
撤回されたことを示す）、論理装置側では、転送
装置側が停止状態か動作状態かの区別がつかな
い。又このような状態で論理装置側から何回起動
をしても未接続状態又は動作不可であれば、やが
てシステム無反応となる。本発明はかかる不都合
を避けるために、論理装置からの起動要求をマイ
クロプログラムが認識することなく該要求信号が
立下つたら障害発生として処理する、具体的には
チエツク回路（当該論理回路又はサービスプロセ
ツサSVP等）へマシンチエツク信号を出力して
CPU起動要求の確実な処理、障害検出、同復旧
の迅速化を図ろうとするものである。
要求をポーリングで処理しているために、転送装
置がその要求を認識せず又は認識できない（具体
的には処理できない）状態が続いて所定時間が経
過すると、一般に要求元のタイマ（パルスカウン
タ又はマイクロステツプタイマ）により要求信号
が撤回されるので（第２図ではｔ１でCPU起動
要求が上り、タイムアウトによりｔ２で該要求が
撤回されたことを示す）、論理装置側では、転送
装置側が停止状態か動作状態かの区別がつかな
い。又このような状態で論理装置側から何回起動
をしても未接続状態又は動作不可であれば、やが
てシステム無反応となる。本発明はかかる不都合
を避けるために、論理装置からの起動要求をマイ
クロプログラムが認識することなく該要求信号が
立下つたら障害発生として処理する、具体的には
チエツク回路（当該論理回路又はサービスプロセ
ツサSVP等）へマシンチエツク信号を出力して
CPU起動要求の確実な処理、障害検出、同復旧
の迅速化を図ろうとするものである。
本発明は、論理装置からの起動要求を転送装置
のマイクロプログラムによるポーリングで処理す
るようにした情報処理装置のインタフエース障害
検出方式において、論理装置からの起動要求信号
を該マイクロプログラムのポーリングにより認識
した場合に、該転送装置のハードウエアに対して
その旨のフラグを立てるようにし、そしてマイク
ロプログラムが動作中でかつ前記ハードウエアが
該論理装置からの要求を認識したにもかかわら
ず、マイクロプログラムが該起動要求を認識しな
いで所定時間が経過し該論理装置が起動要求を撤
回した場合には、障害状態として転送装置のチエ
ツクを要求する信号を出力することを特徴とする
ものである。
のマイクロプログラムによるポーリングで処理す
るようにした情報処理装置のインタフエース障害
検出方式において、論理装置からの起動要求信号
を該マイクロプログラムのポーリングにより認識
した場合に、該転送装置のハードウエアに対して
その旨のフラグを立てるようにし、そしてマイク
ロプログラムが動作中でかつ前記ハードウエアが
該論理装置からの要求を認識したにもかかわら
ず、マイクロプログラムが該起動要求を認識しな
いで所定時間が経過し該論理装置が起動要求を撤
回した場合には、障害状態として転送装置のチエ
ツクを要求する信号を出力することを特徴とする
ものである。
論理装置からの起動要求信号をマイクロプログ
ラムのポーリングで認識したらフラグを立てるよ
うにしておくと、該起動要求信号の撤回までにマ
イクロプログラムが動作中であるにも拘わらず該
起動要求が処理されなかつたことを知り、転送装
置を障害状態とすることができて、システム無応
答の回避、システム再起動等が可能となる。以
下、図示の実施例を参照しながらこれを詳細に説
明する。
ラムのポーリングで認識したらフラグを立てるよ
うにしておくと、該起動要求信号の撤回までにマ
イクロプログラムが動作中であるにも拘わらず該
起動要求が処理されなかつたことを知り、転送装
置を障害状態とすることができて、システム無応
答の回避、システム再起動等が可能となる。以
下、図示の実施例を参照しながらこれを詳細に説
明する。
第１図は本発明の一実施例を説明する概略構成
図で、第３図と同一部分には同一符号が付してあ
る。本例では起動要求認識フラグ５を設け、ポー
リングによつてCPUからの起動要求信号を認識
したときマイクロプログラムは該フラグをセツト
する（この段階では該起動要求に対する応答デー
タを作成済み）。６は該フラグ５の反転出力を１
つの入力とする３入力アンドゲートで、該ゲート
の他の入力にはマイクロプログラムが動作中であ
ることを示すμ動作中信号と、μに対する起動要
求信号の立下りを検出して出される起動要求撤回
信号とがある。この起動要求撤回信号は２段のフ
リツプフロツプ７，８とアンドゲート９からなる
立下り検出微分回路によつて作成され、μに対す
る起動要求信号が立下るタイミングで発生し、ク
ロツクCKの１周期分のパルス幅を有する。即ち
フリツプフロツプ７，８はクロツクCKが入る毎
に入力データを取り込むので、ゲート２の出力が
立上る時フリツプフロツプ７，８のＱ出力はＬ
（ロー）、Ｌ、次にＨ（ハイ）、Ｌ、その次にＨ，Ｈ
となり、立下る時はＨ，Ｈ状態からＬ，Ｈ、次い
でＬ，Ｌとなる。ゲート９はフリツプフロツプ
７，８の，Ｑ出力を受けるから、上記のうちの
Ｌ，ＨでＨレベル出力を生じる。
図で、第３図と同一部分には同一符号が付してあ
る。本例では起動要求認識フラグ５を設け、ポー
リングによつてCPUからの起動要求信号を認識
したときマイクロプログラムは該フラグをセツト
する（この段階では該起動要求に対する応答デー
タを作成済み）。６は該フラグ５の反転出力を１
つの入力とする３入力アンドゲートで、該ゲート
の他の入力にはマイクロプログラムが動作中であ
ることを示すμ動作中信号と、μに対する起動要
求信号の立下りを検出して出される起動要求撤回
信号とがある。この起動要求撤回信号は２段のフ
リツプフロツプ７，８とアンドゲート９からなる
立下り検出微分回路によつて作成され、μに対す
る起動要求信号が立下るタイミングで発生し、ク
ロツクCKの１周期分のパルス幅を有する。即ち
フリツプフロツプ７，８はクロツクCKが入る毎
に入力データを取り込むので、ゲート２の出力が
立上る時フリツプフロツプ７，８のＱ出力はＬ
（ロー）、Ｌ、次にＨ（ハイ）、Ｌ、その次にＨ，Ｈ
となり、立下る時はＨ，Ｈ状態からＬ，Ｈ、次い
でＬ，Ｌとなる。ゲート９はフリツプフロツプ
７，８の，Ｑ出力を受けるから、上記のうちの
Ｌ，ＨでＨレベル出力を生じる。
ゲート６は、μ動作中であるにも拘わらずフラ
グ５がセツトされていない状態で起動要求撤回信
号が発生するとそれを通過させ、マシンチエツク
回路へのマシンチエツク信号とする。これに対し
フラグ５がセツトされているとき、つまりマイク
ロプログラムのポーリングでゲート２出力の起動
要求信号が認識された場合はゲート６が閉じてい
るので、またμ動作中でない従つてCHC休止中
はゲート６が閉じるので、マシンチエツク回路へ
は何も通知されない。
グ５がセツトされていない状態で起動要求撤回信
号が発生するとそれを通過させ、マシンチエツク
回路へのマシンチエツク信号とする。これに対し
フラグ５がセツトされているとき、つまりマイク
ロプログラムのポーリングでゲート２出力の起動
要求信号が認識された場合はゲート６が閉じてい
るので、またμ動作中でない従つてCHC休止中
はゲート６が閉じるので、マシンチエツク回路へ
は何も通知されない。
マシンチエツク信号が出力されるとSVPなど
がマシンチエツク処理を行ない、転送装置CHC
のハードウエアをリセツトし、次いで該CHCを
立上げ、CPUは再試行する等の処理が行なわれ
る。CPUからの起動要求が中々受付けられない
場合としては、割込みが次々と入つてくる場合の
他にエラーによりマイクロプログラムがループし
てそのループを抜け出せないでいることもある。
このような場合はリセツト、再立上げ回復できる
ことがある。
がマシンチエツク処理を行ない、転送装置CHC
のハードウエアをリセツトし、次いで該CHCを
立上げ、CPUは再試行する等の処理が行なわれ
る。CPUからの起動要求が中々受付けられない
場合としては、割込みが次々と入つてくる場合の
他にエラーによりマイクロプログラムがループし
てそのループを抜け出せないでいることもある。
このような場合はリセツト、再立上げ回復できる
ことがある。
以上述べたように本発明によれば、マイクロプ
ログラムが動作中で認識フラグが立たず、かつ論
理装置からの起動要求が撤回されたときは障害と
判定し、転送装置のマシンチエツクを行なうべく
外部に対してマシンチエツク信号を報告できる。
この信号は論理装置やその他の付加装置（SVP）
等に通知されれ、障害処理が実行可となる。これ
を契機にハードウエアリセツト、マイクロプログ
ラムのリスタート等が実行され、転送装置の再立
上げが可能となり、システム無応答ではなく、シ
ステムの再起動が可となる利点がある。
ログラムが動作中で認識フラグが立たず、かつ論
理装置からの起動要求が撤回されたときは障害と
判定し、転送装置のマシンチエツクを行なうべく
外部に対してマシンチエツク信号を報告できる。
この信号は論理装置やその他の付加装置（SVP）
等に通知されれ、障害処理が実行可となる。これ
を契機にハードウエアリセツト、マイクロプログ
ラムのリスタート等が実行され、転送装置の再立
上げが可能となり、システム無応答ではなく、シ
ステムの再起動が可となる利点がある。
第１図は本発明の一実施例を示す要部構成図、
第２図は転送装置における各種起動要求処理の説
明図、第３図は従来の転送装置におけるCPUか
らの起動要求入力部の概略構成図である。 図中、２はマイクロプログラムに対する起動要
求信号出力ゲート、５は該信号の認識フラグ、６
はマシンチエツク信号出力ゲート、７〜９は起動
要求信号立下り検出回路である。
第２図は転送装置における各種起動要求処理の説
明図、第３図は従来の転送装置におけるCPUか
らの起動要求入力部の概略構成図である。 図中、２はマイクロプログラムに対する起動要
求信号出力ゲート、５は該信号の認識フラグ、６
はマシンチエツク信号出力ゲート、７〜９は起動
要求信号立下り検出回路である。
Claims (1)
- １ 論理装置からの起動要求を転送装置のマイク
ロプログラムによるポーリングで処理するように
した情報処理装置のインタフエース障害検出方式
において、論理装置からの起動要求信号を該マイ
クロプログラムのポーリングにより認識した場合
に、該転送装置のハードウエアに対してその旨の
フラグを立てるようにし、そしてマイクロプログ
ラムが動作中でかつ前記ハードウエアが該論理装
置からの要求を認識したにもかかわらず、マイク
ロプログラムが該起動要求を認識しないで所定時
間が経過し該論理装置が起動要求を撤回した場合
には、障害状態として転送装置のチエツクを要求
する信号を出力することを特徴とする情報処理装
置のインタフエース障害検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181157A JPS6159545A (ja) | 1984-08-30 | 1984-08-30 | 情報処理装置のインタフエ−ス障害検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181157A JPS6159545A (ja) | 1984-08-30 | 1984-08-30 | 情報処理装置のインタフエ−ス障害検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6159545A JPS6159545A (ja) | 1986-03-27 |
| JPS64726B2 true JPS64726B2 (ja) | 1989-01-09 |
Family
ID=16095882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59181157A Granted JPS6159545A (ja) | 1984-08-30 | 1984-08-30 | 情報処理装置のインタフエ−ス障害検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6159545A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03182678A (ja) * | 1989-12-12 | 1991-08-08 | Hino Motors Ltd | ディーゼルエンジンの燃料噴射ポンプ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITMO20040184A1 (it) * | 2004-07-16 | 2004-10-16 | Lameplast Spa | 'applicatore per sostanze fluide per uso medico e o cosmetico'. |
-
1984
- 1984-08-30 JP JP59181157A patent/JPS6159545A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03182678A (ja) * | 1989-12-12 | 1991-08-08 | Hino Motors Ltd | ディーゼルエンジンの燃料噴射ポンプ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6159545A (ja) | 1986-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5845326A (en) | Computer system and method for obtaining memory check points and recovering from faults using the checkpoints and cache flush operations | |
| JPH01258057A (ja) | 複数のプロセッサを同期する装置 | |
| JP3684590B2 (ja) | リセット制御装置及びリセット制御方法 | |
| JPS6053339B2 (ja) | 論理装置のエラ−回復方式 | |
| US6553512B1 (en) | Method and apparatus for resolving CPU deadlocks | |
| US10318466B2 (en) | Method and apparatus for handling outstanding interconnect transactions | |
| CN115904793B (zh) | 一种基于多核异构系统的内存转存方法、系统及芯片 | |
| JPS64726B2 (ja) | ||
| JP3313667B2 (ja) | 二重化システムの障害検出方式及びその方法 | |
| WO2018003560A1 (ja) | 電子制御装置 | |
| JPS6218939B2 (ja) | ||
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JP2695775B2 (ja) | コンピュータシステムの誤動作からの復帰方法 | |
| JP2879480B2 (ja) | 冗長計算機システムの同期外れ時の切替方式 | |
| JPS6128141B2 (ja) | ||
| JP3110177B2 (ja) | ２重化計算機システム | |
| JPH01319834A (ja) | マイクロコンピュータ | |
| JPS61221850A (ja) | 再初期プログラムロ−デイング方式 | |
| JPS622334B2 (ja) | ||
| JPH0481936A (ja) | 複数ｃｐｕ間の同期制御方式 | |
| JPS63251840A (ja) | マルチプロセツサの異常検出制御方法 | |
| JPS63251841A (ja) | マルチプロセツサの異常検出制御方法 | |
| JPH04305758A (ja) | 情報処理装置 | |
| JPS60120463A (ja) | マルチプロセツサシステム | |
| JPH0477855A (ja) | マイクロコンピュータ回路 |