JPS645388Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は、マイクロプロセツサにより制御す
るエレベータなどに適用される電源電圧の異常を
検出する回路の改良に関するものである。

第１図は従来における電源電圧異常検出回路を
示すもので、１，２はそれぞれ異常検出の対象と
なる正の電圧V_C1，V_C2を発する第１及び第２の
電源で、上記第１の電源は例えば5V程度のIC用
の電源、上記第２の電源は例えば15V程度のエレ
ベータのアナログ制御用の電源である。３は負の
電圧V_C3を発する第３の電源、４，５は演算増幅
器であり、その正の動作電源には第２の電源電圧
V_C2が、負の動作電源には第３の電源電圧V_C3が
使用されている。６〜９はそれぞれ演算増幅器
４，５の入力抵抗、１０，１１は第２の電源電圧
V_C2を分圧し、所定の電圧に設定する可変抵抗で
ある。また、１２，１３はそれぞれ演算増幅器
４，５の出力を突き合わせ次段の回路に接続する
ためのダイオード、１４は演算増幅器４及び５の
出力によりON又はOFFされるトランジスタ、１
５はトランジスタ１４のベースに電流を供給する
抵抗、１６はトランジスタ１４のバイパス抵抗、
１７は同じくトランジスタ１４のコレクタ抵抗、
１８はトランジスタ１４がONするときONし、
OFFするときOFFするトランジスタで、そのベ
ースとトランジスタ１４のコレクタ間は抵抗１９
を介して接続されている。２０はトランジスタ１
８のバイパス用抵抗、２１，２２はトランジスタ
１８のコレクタとアース間に接続した分圧用抵抗
で、この両分圧抵抗２１と２２との接続点からは
出力リセツト信号２３が取出されるようになつて
おり、トランジスタ１８がOFFすると、出力リ
セツト信号２３は低電位となり、これに接続する
マイクロプロセツサ及び各インタフエースにリセ
ツトがかかり演算を停止することができる。

以上のように構成された従来の電源異常検出回
路においては、第３の電源３が異常の時、第１の
電源１および第２の電源２の異常を検出すると云
う本来の目的を達成できない欠点がある。

すなわち、演算増幅器４は、第１及び第２の電
源１，２が共に正常な時、その出力は正の電圧
V_C2となり、第１の電源１が異常に上昇したと
き、又は第２の電源２が異常に低下した時には、
その出力は負の電圧V_C3となる。また、演算増幅
器５においても上記演算増幅器４と同様に入力が
正常の時は出力にV_C2が現われ、そして第１の電
源１が異常に低下したとき、又は第２の電源２が
異常に上昇したときは、その出力は負の電圧V_C3
となる。

したがつて、トランジスタ１４は、演算増幅器
４及び５の出力が共にV_C2のときONし、いずれ
か一方の出力がV_C3になるとOFFすることにな
る。また、トランジスタ１４がOFFすれば、ト
ランジスタ１８もOFFし、出力リセツト信号２
３は低電位となり、リセツト信号を発する。

以上の如く、第１の電源１および第２の電源２
のいずれかの電圧が異常に上昇もしくは低下した
時、演算増幅器４又は５の出力がV_C3となり、出
力リセツト信号２３が低電位、すなわちリセツト
信号を発することになる。しかし、第３の電源３
が故障し、例えば電圧を全く発生しないとする
と、演算増幅器４，５の出力は負の電圧を発生す
ることができず、トランジスタ１４がOFFされ
ないため、出力リセツト信号２３も低電位になら
ない。したがつて第１の電源１又は第２の電源２
が異常になつてもリセツト信号が発生せず、エレ
ベータの異常又は危険な動きにつながるおそれが
ある。

さらに第３の電源３が正常な場合においても上
記と同様な不具合が生じる。すなわち、電源投
入、遮断の過渡状態において第１の電源１〜第３
の電源３の立上がりおよび立下がりは、電源の構
成や負荷条件により一定でないため、例えば第３
の電源の立下がりが早いと、第１の電源１又は第
２の電源２の立下がり途中で、これらの電源が異
常であるにもかかわらずリセツト信号が発生しな
いという不具合が生じていた。

この考案は上記のような従来の欠点を解消した
もので、いかなる条件においても異常検出の対象
となる電源が異常になつたときは確実にリセツト
信号を発生させ、マイクロプロセツサにより制御
されるエレベータの動きに異常や危険が生じない
ようにする電源異常検出回路を提供しようとする
ものである。

以下、この考案の実施例を図面について説明す
る。

第２図はこの考案にかかる電源異常検出回路の
一例を示すものである。この第２図において、第
１図と同一符号で示される演算増幅器４，５およ
びトランジスタ１４，１８を含めた回路部分には
同一符号を付してその説明を省略し、第１図と異
なる部分を重点に述べる。この第２図を第１図と
比較しても明らかなように第１図の回路に新たに
ゼナーダイオード２４を設けた点にある。上記ゼ
ナーダイオード２４は電圧制限用のものであつ
て、そのカソードはダイオード１２，１３のアノ
ード側突き合せ点Ａと抵抗１５との接続点に接続
され、かつアノードはトランジスタ１４のベース
とバイパス抵抗１６との接続点に接続されてい
る。

上記構成の電源異常検出回路において、第３の
電源３が正常な電圧に維持している時、第１及び
第２の電源１，２が共に正常であれば、第１図の
場合と同様に演算増幅器４，５の出力はV_C2とな
り、これに伴いトランジスタ１４，１８はONと
なつて出力リセツト信号２３は“Ｈ”レベルとな
り、リセツト信号は発生されない。また、第１の
電源１及び第２の電源２のいずれかの電圧が異常
に上昇又は低下すると、第１図と同様に演算増幅
器４又は５の出力がV_C3となり、これによりトラ
ンジスタ１４，１８がOFFし、出力リセツト信
号２３は低電位となり、リセツト信号を発するこ
とになる。

次に、第３の電源が故障しているとき、或は正
常であるが、電源の投入や遮断の過渡状態である
ために電圧が発生していない時の動作について説
明する。

第１及び第２の電源１，２が共に正常な場合、
演算増幅器４及び５の出力は正の出力電圧V_C2を
発生し、このため、トランジスタ１４のベースに
は抵抗１５及びゼナーダイオード２４を介して電
流が流れ、トランジスタ１４はONし、同時にト
ランジスタ１８もONして出力リセツト信号２３
は高電位となり、リセツト開放状態になる。しか
るに第１の電源１又は第２の電源２が異常の場
合、演算増幅器４又は５の出力は、第３の電源３
の電圧が発生していないために負の電圧V_C3とな
らず、零電位に近い電圧となる。しかし、ゼナー
ダイオード２４があるため、抵抗１５からの電流
はダイオード１２又は１３に流れ込み、トランジ
スタ１４のベース・エミツタ間にはトランジスタ
１４をONさせるに必要なバイアス電圧が発生し
ない。このため、トランジスタ１４はOFFされ、
これに伴いトランジスタ１８もOFFとなつて出
力リセツト信号２３は低電位となり、リセツトを
確実にかけることができる。

以上説明した通り、この考案は異常検出の対象
となる電源が異常の時、演算増幅器の出力が負の
電圧を何らかの異常により発生しなくとも出力段
のトランジスタがOFFできるようにゼナーダイ
オードを設けたため、いかなる条件においても確
実にリセツト信号を送出することができ、このた
めマイクロプロセツサにより制御されるエレベー
タの異常や危険な動きを未然に防止できるなどの
効果がある。

【図面の簡単な説明】

第１図は従来における電源異常検出回路の結線
図、第２図はこの考案にかかる電源異常検出回路
の一例を示す結線図である。 １……第１の電源、２……第２の電源、３……
第３の電源、４，５……演算増幅器、１２，１３
……ダイオード、２３……出力リセツト信号、２
４……ゼナーダイオード。なお、図中同一符号は
同一または相当部分を示す。

Claims (1)

1. 【実用新案登録請求の範囲】 正の電位を供給する第１及び第２の電源と、 負の電位を供給する第３の電源と、 上記第１の電源から供給される電位を反転入力
   とし、 上記第２の電源から供給される電位を非反転入
   力として 上記第１又は第２の電源電位に異常があると上
   記第３の電源から供給される電位を出力する第１
   の演算増幅器と、 上記第１の電源から供給される電位を非反転入
   力とし、 上記第２の電源から供給される電位を反転入力
   として 上記第１又は第２の電源電位に異常があると上
   記第３の電源から供給される電位を出力する第２
   の演算増幅器と、 これら第１及び第２の演算増幅器の出力端に陰
   極が接続されたゼナーダイオードと、 このゼナーダイオードの陰極に正の電位を供給
   する電源と、 上記ゼナーダイオードの陽極に制御電極が接続
   されたトランジスタとを備え、 このトランジスタの出力電極から異常検出出力
   を取出すようにしたことを特徴とする電源異常検
   出回路。