JPS6451335U - - Google Patents
Info
- Publication number
- JPS6451335U JPS6451335U JP14627987U JP14627987U JPS6451335U JP S6451335 U JPS6451335 U JP S6451335U JP 14627987 U JP14627987 U JP 14627987U JP 14627987 U JP14627987 U JP 14627987U JP S6451335 U JPS6451335 U JP S6451335U
- Authority
- JP
- Japan
- Prior art keywords
- channel
- switch
- sent
- error signal
- digital control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 3
Description
第１図は本考案の１実施例要部を示す回路図、
第２図は本考案に使用されるデイジタル制御装置
の要部回路図、第３図は通信制御例の系統説明図
である。 １と２は通信コントローラ、３と４は切換器、
５はＣＰＵ、６は出力ポートである。
第２図は本考案に使用されるデイジタル制御装置
の要部回路図、第３図は通信制御例の系統説明図
である。 １と２は通信コントローラ、３と４は切換器、
５はＣＰＵ、６は出力ポートである。
Claims (1)
- ＣＰＵと２ポート（チヤンネル１、チヤンネル
２）を有する通信用インタフエイスとからなるデ
イジタル制御装置がその２つのチヤンネルを介し
て他の同様のデイジタル制御装置と接続されてい
る型式の通信ラインの二重化方式において、各チ
ヤンネルの送信ライン上に介挿された切換器と、
チヤンネル１の送信ライン上における故障を検知
してチヤンネル１エラーの信号を該切換器へ入力
させる出力ポートと、通常時ではチヤンネル１の
送信データが切換器を介してチヤンネル２上にも
併行して送られるが、チヤンネル１エラー信号が
出力された場合にはその信号によりチヤンネル２
の送信データが切換器を介してチヤンネル１上に
も併行して送られるようにした切換器・リレー制
御手段とを具有していることを特徴とする、通信
ラインの二重化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14627987U JPS6451335U (ja) | 1987-09-24 | 1987-09-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14627987U JPS6451335U (ja) | 1987-09-24 | 1987-09-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6451335U true JPS6451335U (ja) | 1989-03-30 |
Family
ID=31415618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14627987U Pending JPS6451335U (ja) | 1987-09-24 | 1987-09-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6451335U (ja) |
-
1987
- 1987-09-24 JP JP14627987U patent/JPS6451335U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0290588U (ja) | ||
| JPS6451335U (ja) | ||
| JP2501600Y2 (ja) | 通信ライン切替え装置 | |
| JPS63158041U (ja) | ||
| JP2739789B2 (ja) | データ送受信システム | |
| JPS6451334U (ja) | ||
| JPS59167157A (ja) | 時分割交換機 | |
| JPS62123891A (ja) | ボタン電話装置間接続方式 | |
| JPH0363995A (ja) | デュアルポートメモリ | |
| JPS6069721A (ja) | 電源制御インタフェ−ス方式 | |
| JPS6355642U (ja) | ||
| JPS58131844A (ja) | デ−タ伝送装置 | |
| JPS58111551U (ja) | ル−プ状デ−タ伝送装置 | |
| JPS63143639A (ja) | システム監視装置 | |
| JPH0238643U (ja) | ||
| JPH02249343A (ja) | データ通信装置 | |
| JPS63276151A (ja) | 二重化装置切替方式 | |
| JPS61143356U (ja) | ||
| JPH05324142A (ja) | インタフェイス回路 | |
| JPS61121063U (ja) | ||
| JPH0334148U (ja) | ||
| JPH02123633U (ja) | ||
| JPH02309734A (ja) | データ伝送方式 | |
| JPS62138259U (ja) | ||
| JPS6142158U (ja) | 時分割多重回線制御装置 |