JPS6446847U - - Google Patents
Info
- Publication number
- JPS6446847U JPS6446847U JP14128287U JP14128287U JPS6446847U JP S6446847 U JPS6446847 U JP S6446847U JP 14128287 U JP14128287 U JP 14128287U JP 14128287 U JP14128287 U JP 14128287U JP S6446847 U JPS6446847 U JP S6446847U
- Authority
- JP
- Japan
- Prior art keywords
- read
- memory
- processing means
- control
- control processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 5
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 238000009434 installation Methods 0.000 description 3
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
第1図は本実施例のROMの誤装着検知装置の
回路図を含むシステムブロツク図、第2図は一パ
ルス出力回路の具体的回路図、第3図は第一ワー
ド検出回路の具体的回路図、第4図aは並列使用
のROMチツプ7aの構成図、第4図bは並列使
用のROMチツプ7bの構成図、第5図a,bは
本実施例で誤装着の判別ができないROMチツプ
7a,7bの構成図、第6図aは直列使用のRO
Mチツプ7a′の構成図、第6図bは直列使用の
ROMチツプ7b′の構成図、第7図は比較器の
全体構成図、第8図は比較器の具体的構成図、第
9図はROM7の異なる構成を説明する構成図で
ある。 1……ROMの誤装着検知回路、2……一パル
ス出力回路、2a……DF.F、2b……ORゲ
ート、3……F.F、4……第1ワード検出回路
、4a……NORゲート、4b……NANDゲー
ト、5……エラー表示部、6……CPU、7……
ROM、7a,7b,7a′,7b′,7c,7
d……ROMチツプ、8……RST、9……比較
器、10a〜10h……EXORゲート、11a
〜11h……ジヤンパ線、12……ORゲート。
回路図を含むシステムブロツク図、第2図は一パ
ルス出力回路の具体的回路図、第3図は第一ワー
ド検出回路の具体的回路図、第4図aは並列使用
のROMチツプ7aの構成図、第4図bは並列使
用のROMチツプ7bの構成図、第5図a,bは
本実施例で誤装着の判別ができないROMチツプ
7a,7bの構成図、第6図aは直列使用のRO
Mチツプ7a′の構成図、第6図bは直列使用の
ROMチツプ7b′の構成図、第7図は比較器の
全体構成図、第8図は比較器の具体的構成図、第
9図はROM7の異なる構成を説明する構成図で
ある。 1……ROMの誤装着検知回路、2……一パル
ス出力回路、2a……DF.F、2b……ORゲ
ート、3……F.F、4……第1ワード検出回路
、4a……NORゲート、4b……NANDゲー
ト、5……エラー表示部、6……CPU、7……
ROM、7a,7b,7a′,7b′,7c,7
d……ROMチツプ、8……RST、9……比較
器、10a〜10h……EXORゲート、11a
〜11h……ジヤンパ線、12……ORゲート。
Claims (1)
- 制御プログラムが記憶された読出し専用メモリ
と、該読出し専用メモリに記憶された前記制御プ
ログラムデータに従つて制御動作う行う制御処理
手段と、初期動作時、前記制御処理手段により前
記読出し専用メモリの特定番地から読み出された
プログラムデータと、予め決められた特定データ
との一致を検出する一致検出回路とを備えたこと
を特徴とする読出し専用メモリの誤装着検知装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14128287U JPS6446847U (ja) | 1987-09-16 | 1987-09-16 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14128287U JPS6446847U (ja) | 1987-09-16 | 1987-09-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6446847U true JPS6446847U (ja) | 1989-03-23 |
Family
ID=31406220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14128287U Pending JPS6446847U (ja) | 1987-09-16 | 1987-09-16 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6446847U (ja) |
-
1987
- 1987-09-16 JP JP14128287U patent/JPS6446847U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0370529A3 (en) | Microcomputer having eeprom | |
JPS6446847U (ja) | ||
JPS6326421B2 (ja) | ||
JP2731652B2 (ja) | 情報処理システムのチャネル番号設定方式 | |
JP3203884B2 (ja) | 車両用診断システム | |
JPS60207989A (ja) | 電子装置の記録方式 | |
JPS6325575U (ja) | ||
JP2513421B2 (ja) | 記憶装置 | |
JPS5925320B2 (ja) | 共有記憶装置の制御装置 | |
JPS61235963A (ja) | パケツトパスワ−ドアクセス方式 | |
JPS6043541B2 (ja) | デ−タ処理装置 | |
JPS6346461B2 (ja) | ||
JPH01111351U (ja) | ||
JPS5898900A (ja) | マイクロプロセツサ制御システム | |
JPH0341538A (ja) | 主記憶装置 | |
JPS63200254A (ja) | メモリ書込制御回路 | |
JPS58165156A (ja) | プログラム試験システム接続方式 | |
JPH04177744A (ja) | メモリの種別判定方法 | |
JPH0646388B2 (ja) | シングルチツプマイコン | |
JPH01232454A (ja) | アドレスバス試験方式 | |
JPH01282658A (ja) | 共通バス誤り検出方式 | |
JPH06324945A (ja) | 記憶制御装置 | |
JPH03240850A (ja) | Idシステム | |
JPH04111097U (ja) | 電気的に書換え可能なプログラマブル読出し専用メモリ | |
JPS62293582A (ja) | メモリ装置 |