JPS6438834U - - Google Patents

Info

Publication number
JPS6438834U
JPS6438834U JP13312387U JP13312387U JPS6438834U JP S6438834 U JPS6438834 U JP S6438834U JP 13312387 U JP13312387 U JP 13312387U JP 13312387 U JP13312387 U JP 13312387U JP S6438834 U JPS6438834 U JP S6438834U
Authority
JP
Japan
Prior art keywords
inverter
ring oscillator
transistors
mos
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13312387U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13312387U priority Critical patent/JPS6438834U/ja
Publication of JPS6438834U publication Critical patent/JPS6438834U/ja
Pending legal-status Critical Current

Links

Description

【図面の簡単な説明】
第１図は本考案の実施例を示すリングオシレー
タの回路図、第２図は従来のリングオシレータの
回路図、第３図は第２図の動作波形図、第４図は
第１図の動作波形図である。 ２０―１〜２０―５……インバータ、２１―１
〜２１―５，２２―１〜２２―５……入力端子、
２３―１〜２３―５……出力端子、３１，３２…
…ＰＭＯＳ、４１，４２……ＮＭＯＳ、Ｖｃｃ…
…電源。

Claims (1)

  1. 【実用新案登録請求の範囲】 １ 電源とアース間に直列に接続されたＰチヤネ
    ル型ＭＯＳトランジスタ及びＮチヤネル型ＭＯＳ
    トランジスタを有するインバータを、複数個リン
    グ状に接続したリングオシレータにおいて、 前記複数個のインバータ間においてあるインバ
    ータの入力反転時に他のインバータの出力により
    所定のタイミングでオフ状態となるＭＯＳトラン
    ジスタを、 前記各インバータにおけるＰチヤネル型ＭＯＳ
    トランジスタ及びＮチヤネル型ＭＯＳトランジス
    タにそれぞれ直列に接続したことを特徴とするリ
    ングオシレータ。 ２ 前記インバータを相補型ＭＯＳトランジスタ
    で構成した実用新案登録請求の範囲第１項記載の
    リングオシレータ。
JP13312387U 1987-08-31 1987-08-31 Pending JPS6438834U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13312387U JPS6438834U (ja) 1987-08-31 1987-08-31

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13312387U JPS6438834U (ja) 1987-08-31 1987-08-31

Publications (1)

Publication Number Publication Date
JPS6438834U true JPS6438834U (ja) 1989-03-08

Family

ID=31390706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13312387U Pending JPS6438834U (ja) 1987-08-31 1987-08-31

Country Status (1)

Country Link
JP (1) JPS6438834U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007129709A1 (ja) * 2006-05-10 2007-11-15 Thine Electronics, Inc. 発振回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007129709A1 (ja) * 2006-05-10 2007-11-15 Thine Electronics, Inc. 発振回路
JP2007306231A (ja) * 2006-05-10 2007-11-22 Thine Electronics Inc 発振回路

Similar Documents

Publication Publication Date Title
EP0250947A3 (en) Bimos logic gate
JPS57212827A (en) Complementary mos logical circuit
JPS6438834U (ja)
JPS6481414A (en) Semiconductor logic circuit
IT8683657A0 (it) Tensione assieme a transistori integrazione monolitica di cmos, npn, pnp e diodi a bassa transistori vdmos di poternza perdita. isolati ad alta prestazione e di transistori mos a canale p per alta
RU95121790A (ru) Парафазный логический элемент на мдп-транзисторах
JPS5636219A (en) Dynamic type d flip-flop circuit
KR900011024A (ko) BiCMOS회로
JPS6420650A (en) Reference voltage generation circuit
JPH01133823U (ja)
JPS5782292A (en) Shift register
JPS63162549U (ja)
JPH066623Y2 (ja) シユミツト回路
JPH0638491Y2 (ja) 遅延回路
JPH0471034U (ja)
JPS62159024U (ja)
JPS62154749U (ja)
JPS6284808U (ja)
JPH0247832U (ja)
JPH0447731U (ja)
JPS6473914A (en) Bipolar cmos circuit
JPH02118329U (ja)
JPH063869B2 (ja) パルス幅制御回路
JPS6448517A (en) Biphase clock generating circuit
JPS5370746A (en) Oscillator circuit