JPS643256Y2 - - Google Patents
Info
- Publication number
- JPS643256Y2 JPS643256Y2 JP1982012967U JP1296782U JPS643256Y2 JP S643256 Y2 JPS643256 Y2 JP S643256Y2 JP 1982012967 U JP1982012967 U JP 1982012967U JP 1296782 U JP1296782 U JP 1296782U JP S643256 Y2 JPS643256 Y2 JP S643256Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- level
- pulse
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Television Receiver Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【考案の詳細な説明】
この考案は、VTRなどにおけるビデオ信号の
AGC回路に関するものである。
AGC回路に関するものである。
ビデオ信号をVTRなどによつて記録する際は
入力されたビデオ信号を適当な振幅レベルとする
AGC回路によつて自動的に振幅レベルをコント
ロールしている。
入力されたビデオ信号を適当な振幅レベルとする
AGC回路によつて自動的に振幅レベルをコント
ロールしている。
第１図はかゝるビデオ信号のAGC回路をブロ
ツク図として示したもので、Tiは入力端子、１は
AGCアンプ、２はＹ／Ｃ分離回路、３はクラン
プ回路、４はレベル検出回路、５は同期信号分離
回路、６は検出パルス成形回路である。
ツク図として示したもので、Tiは入力端子、１は
AGCアンプ、２はＹ／Ｃ分離回路、３はクラン
プ回路、４はレベル検出回路、５は同期信号分離
回路、６は検出パルス成形回路である。
この回路は、端子Tiより入力されたビデオ信号
はまずAGCアンプ１を介してＹ／Ｃ分離回路２
に入力され、クロマ信号Ｃと輝度信号Ｙ（同期信
号を含む）に分離するとともに、同期信号を含ん
だ輝度信号Ｙはクランプ回路３においてペデスタ
ルレベルを揃え、次のレベル検出回路４によつて
ペデスタルレベルを検出し、その検出値によつて
AGCアンプ１のゲインをコントロールし、常に
一定の振幅レベルとなるように制御する。
はまずAGCアンプ１を介してＹ／Ｃ分離回路２
に入力され、クロマ信号Ｃと輝度信号Ｙ（同期信
号を含む）に分離するとともに、同期信号を含ん
だ輝度信号Ｙはクランプ回路３においてペデスタ
ルレベルを揃え、次のレベル検出回路４によつて
ペデスタルレベルを検出し、その検出値によつて
AGCアンプ１のゲインをコントロールし、常に
一定の振幅レベルとなるように制御する。
ペデスタルレベルの検出は、第２図ａにその波
形を示すように輝度信号Ｙを示す波形Ａから同期
信号パルスの波形Ｂを同期信号分離回路５によつ
て検出し、リアクタンス素子Ｃ及びＬからなる遅
延回路、及びクリツプ回路などで形成されている
検出パルス成形回路６によつて前記同期信号より
再干おくれた位置にレベル検出パルス波形Ｃを形
成し、そのレベル検出パルス波形Ｃによつて前記
したペデスタルレベルのＰの部分をサンプルし、
このサンプル値で、前記AGCアンプ１のゲイン
をコントロールしていた。
形を示すように輝度信号Ｙを示す波形Ａから同期
信号パルスの波形Ｂを同期信号分離回路５によつ
て検出し、リアクタンス素子Ｃ及びＬからなる遅
延回路、及びクリツプ回路などで形成されている
検出パルス成形回路６によつて前記同期信号より
再干おくれた位置にレベル検出パルス波形Ｃを形
成し、そのレベル検出パルス波形Ｃによつて前記
したペデスタルレベルのＰの部分をサンプルし、
このサンプル値で、前記AGCアンプ１のゲイン
をコントロールしていた。
しかしながら、前記したＹ／Ｃ分離回路２の中
で周波数特性を補償するアンプ２ａ、3.58MHzの
トラツプを行うアンプ２ｂなどのダイナミツクレ
ンジが小さく設定されているときに大振幅のビデ
オ信号が入力されると、当初AGCアンプ１のゲ
インも最大となつているので、第２図ｂのＤに示
すように同期信号のチツプ部分が著しく縮んだ信
号が出力される。そのため同期信号分離回路５が
誤動作し、分離された同期信号は第２図ｂのＥに
示すようにブランキングパルスになることがあ
る。そうするとこのようなブランキングパルスを
検出パルス成形回路６に入力すると、レベル検出
パルスは第２図ｂの波形Ｆに示すようになるため
レベル検出回路４では、ビデオ信号部分Ｖの映像
信号となるレベルをサンプルすることになり、入
力されたビデオ信号のレベルを大きいと判断し
て、AGCアンプ１のゲインを急速に縮小する方
にコントロールする。するとビデオ信号は圧縮さ
れ同期信号が縮んでしまい、その結果、正常な同
期分離ができないので、凝似ロツク状態になつ
て、正規の波形及びレベルを有するビデオ信号を
記録することができない。
で周波数特性を補償するアンプ２ａ、3.58MHzの
トラツプを行うアンプ２ｂなどのダイナミツクレ
ンジが小さく設定されているときに大振幅のビデ
オ信号が入力されると、当初AGCアンプ１のゲ
インも最大となつているので、第２図ｂのＤに示
すように同期信号のチツプ部分が著しく縮んだ信
号が出力される。そのため同期信号分離回路５が
誤動作し、分離された同期信号は第２図ｂのＥに
示すようにブランキングパルスになることがあ
る。そうするとこのようなブランキングパルスを
検出パルス成形回路６に入力すると、レベル検出
パルスは第２図ｂの波形Ｆに示すようになるため
レベル検出回路４では、ビデオ信号部分Ｖの映像
信号となるレベルをサンプルすることになり、入
力されたビデオ信号のレベルを大きいと判断し
て、AGCアンプ１のゲインを急速に縮小する方
にコントロールする。するとビデオ信号は圧縮さ
れ同期信号が縮んでしまい、その結果、正常な同
期分離ができないので、凝似ロツク状態になつ
て、正規の波形及びレベルを有するビデオ信号を
記録することができない。
この考案は、このような欠点を除去するために
なされたもので、分離された同期信号が誤動作に
よるものであつても、AGCアンプが正常に動作
するような検出パルス成形回路を提供するもので
ある。
なされたもので、分離された同期信号が誤動作に
よるものであつても、AGCアンプが正常に動作
するような検出パルス成形回路を提供するもので
ある。
以下、この考案の一実施例を第３図ａのブロツ
ク図、及び第３図ｂの波形図で説明する。
ク図、及び第３図ｂの波形図で説明する。
第３図ａはこの考案の検出パルス成形回路１０
を示したもので、１１は同期信号分離回路、１２
は単安定マルチバイブレータ、１３は二つの基準
電圧Vl，Vhで比較するコンパレータ、１４はパ
ルス成形回路である。
を示したもので、１１は同期信号分離回路、１２
は単安定マルチバイブレータ、１３は二つの基準
電圧Vl，Vhで比較するコンパレータ、１４はパ
ルス成形回路である。
この回路は、第３図ｂの波形図で示すように同
期信号分離回路１１から分離された同期信号Psの
前端縁エツジで単安定マルチバイブレータ１２を
トリガし、単安定マルチバイブレータ１２の時定
数CRの充電電圧VSを次のコンパレータ１３にお
いて基準電圧Vl、及びVhと比較し、基準電圧Vl
において立上がり、基準電圧Vhで立下がるレベ
ル検出パルスPDを、次のパルス成形回路１４の
出力から得るようにしたものである。そのためレ
ベル検出パルスPDは常に分離された同期信号PS
より一定時間τだけおくれ、さらにPWなるパル
ス幅を持つたものになる。
期信号分離回路１１から分離された同期信号Psの
前端縁エツジで単安定マルチバイブレータ１２を
トリガし、単安定マルチバイブレータ１２の時定
数CRの充電電圧VSを次のコンパレータ１３にお
いて基準電圧Vl、及びVhと比較し、基準電圧Vl
において立上がり、基準電圧Vhで立下がるレベ
ル検出パルスPDを、次のパルス成形回路１４の
出力から得るようにしたものである。そのためレ
ベル検出パルスPDは常に分離された同期信号PS
より一定時間τだけおくれ、さらにPWなるパル
ス幅を持つたものになる。
このレベル検出パルスPDを形成すると、例え
ば第４図のＧに示すように、同期信号のシンクロ
チツプ部分が著しく縮んだビデオ信号が同期信号
分離回路１１に入力され、その出力が波形Ｈに示
すようにブランキングパルスとなつても、単安定
マルチバイブレータ１２は、前記波形Ｈの前端縁
でトリガされるので、前記単安定マルチバイブレ
ータ１２の時定数CRを充電する点線の鋸歯状波
を基準電圧Vl，Vhで比較して得たパルスは、第
４図の波形Ｉに示すように一定時間τだけ遅延さ
れパルス幅がPWのパルスとなるから、このよう
なパルスをレベル検出パルスPDとして第１図の
レベル検出回路４に供給すれば、第４図に示した
不良ビデオ信号の場合でも、サンプルする部分
は、第２図ｂのように映像信号部分とならず、入
力されたビデオ信号のレベルが小さいと判断し
て、AGCアンプ１のゲインを大きくするように
コントロールすることができる。
ば第４図のＧに示すように、同期信号のシンクロ
チツプ部分が著しく縮んだビデオ信号が同期信号
分離回路１１に入力され、その出力が波形Ｈに示
すようにブランキングパルスとなつても、単安定
マルチバイブレータ１２は、前記波形Ｈの前端縁
でトリガされるので、前記単安定マルチバイブレ
ータ１２の時定数CRを充電する点線の鋸歯状波
を基準電圧Vl，Vhで比較して得たパルスは、第
４図の波形Ｉに示すように一定時間τだけ遅延さ
れパルス幅がPWのパルスとなるから、このよう
なパルスをレベル検出パルスPDとして第１図の
レベル検出回路４に供給すれば、第４図に示した
不良ビデオ信号の場合でも、サンプルする部分
は、第２図ｂのように映像信号部分とならず、入
力されたビデオ信号のレベルが小さいと判断し
て、AGCアンプ１のゲインを大きくするように
コントロールすることができる。
勿論、AGCアンプ１のゲインが大きくなり、
シンクチツプ部の縮みがなくなれば同期信号も正
常なものが得られ、第２図ａで示したようにペデ
スタルレベルＰの部分をサンプルした値でAGC
アンプ１が制御されることになる。
シンクチツプ部の縮みがなくなれば同期信号も正
常なものが得られ、第２図ａで示したようにペデ
スタルレベルＰの部分をサンプルした値でAGC
アンプ１が制御されることになる。
第５図は第３図ａで示したブロツク図をIC化
した回路図を示したもので、その詳細な説明は省
略するが、差動増幅器の部分が単安定マルチバ
イブレータ回路を形成し、その時定数は外付けの
コンデンサＣ、及び抵抗Ｒによつて与えられる。
又、差動増幅器及びの部分は基準電圧Vl、及
びVhの電圧と比較するコンパレータを形成し、
出力端子T0よりレベル検出パルスPDを得るもの
である。
した回路図を示したもので、その詳細な説明は省
略するが、差動増幅器の部分が単安定マルチバ
イブレータ回路を形成し、その時定数は外付けの
コンデンサＣ、及び抵抗Ｒによつて与えられる。
又、差動増幅器及びの部分は基準電圧Vl、及
びVhの電圧と比較するコンパレータを形成し、
出力端子T0よりレベル検出パルスPDを得るもの
である。
なお、回路構成は第５図に限ることなく、他の
変形した回路を使用してもよいことはいうまでも
ない。
変形した回路を使用してもよいことはいうまでも
ない。
以上説明したように、この考案のAGCアンプ
の制御信号を得るためのパルス成形回路は、分離
した同期パルスの前端縁でトリガされる単安定マ
ルチバイブレータの時定数回路を充電する鋸歯状
波によつて形成されているので、波形が不良のビ
デオ信号が入力されたときも凝似ロツクすること
なく、正しい制御信号をAGCアンプに供給する
ことができ、適正なビデオ信号のレベルにするこ
とができるという利点を有する。
の制御信号を得るためのパルス成形回路は、分離
した同期パルスの前端縁でトリガされる単安定マ
ルチバイブレータの時定数回路を充電する鋸歯状
波によつて形成されているので、波形が不良のビ
デオ信号が入力されたときも凝似ロツクすること
なく、正しい制御信号をAGCアンプに供給する
ことができ、適正なビデオ信号のレベルにするこ
とができるという利点を有する。
第１図はペデスタルレベルでAGCアンプが制
御するためのビデオ信号のレベル制御回路を示す
ブロツク図、第２図は第１図のレベル検出を説明
するための波形図、第３図ａ，ｂはこの考案のレ
ベル検出パルスの成形回路のブロツク図、及びそ
の波形図、第４図は不良波形のレベル検出動作を
説明する波形図、第５図は第３図ａの回路図であ
る。 図中、１はAGCアンプ、３はクランプ回路、
４はレベル検出回路、１１は同期信号分離回路、
１２は単安定マルチバイブレータ、１３はコンパ
レータを示す。
御するためのビデオ信号のレベル制御回路を示す
ブロツク図、第２図は第１図のレベル検出を説明
するための波形図、第３図ａ，ｂはこの考案のレ
ベル検出パルスの成形回路のブロツク図、及びそ
の波形図、第４図は不良波形のレベル検出動作を
説明する波形図、第５図は第３図ａの回路図であ
る。 図中、１はAGCアンプ、３はクランプ回路、
４はレベル検出回路、１１は同期信号分離回路、
１２は単安定マルチバイブレータ、１３はコンパ
レータを示す。
Claims (1)
- 映像信号より同期信号を抽出する同期信号分離
回路と、該同期信号分離回路の出力信号の前端縁
でトリガされる単安定マルチバイブレータと、該
単安定マルチバイブレータの出力傾斜信号を第１
の基準電圧及びこの第１の基準電圧と異なるレベ
ルの第２の電圧で比較するコンパレータと、前記
第１の基準電圧と前記出力傾斜信号のレベルが一
致した時点で立上がり、前記第２の基準電圧と前
記出力傾斜信号のレベルが一致した時点で、立下
がる検出パルスを出力するパルス形成回路とを備
え、前記パルス形成回路よりの検出パルスによつ
てペデスタルレベルを検出し、この検出値で前記
映像信号を増幅するAGC回路の利得を制御する
ことを特徴とするAGC制御信号の検出パルス成
形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1296782U JPS58116369U (ja) | 1982-02-03 | 1982-02-03 | Ａｇｃ制御信号の検出パルス成形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1296782U JPS58116369U (ja) | 1982-02-03 | 1982-02-03 | Ａｇｃ制御信号の検出パルス成形回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58116369U JPS58116369U (ja) | 1983-08-09 |
| JPS643256Y2 true JPS643256Y2 (ja) | 1989-01-27 |
Family
ID=30025505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1296782U Granted JPS58116369U (ja) | 1982-02-03 | 1982-02-03 | Ａｇｃ制御信号の検出パルス成形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58116369U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691664B2 (ja) * | 1985-06-20 | 1994-11-14 | 株式会社日立製作所 | 磁気記録再生装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5684075A (en) * | 1979-12-12 | 1981-07-09 | Matsushita Electric Ind Co Ltd | Automatic gain controller |
-
1982
- 1982-02-03 JP JP1296782U patent/JPS58116369U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58116369U (ja) | 1983-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS643256Y2 (ja) | ||
| KR950004051Y1 (ko) | Vcr 재생시 휘도와 색신호의 시간차 보정회로 | |
| US4422104A (en) | Time base error correcting apparatus for video player | |
| EP0298488B1 (en) | Video signal processing circuit for VTR signal | |
| JPS6331156B2 (ja) | ||
| JPS5851675A (ja) | Ａｇｃ回路 | |
| JPS5938785Y2 (ja) | 同期分離回路 | |
| JPH054370Y2 (ja) | ||
| JPH0632467B2 (ja) | Ｖｔｒ記録再生映像信号のジッタ検出方法 | |
| JPH0215429Y2 (ja) | ||
| JPH01264492A (ja) | Ｖｔｒ記録再生映像信号のジッタ検出装置 | |
| US4516160A (en) | Information recording and reproducing system | |
| JPH0346631Y2 (ja) | ||
| JP2812490B2 (ja) | 自動利得調整回路 | |
| JPH0441659Y2 (ja) | ||
| KR890004227B1 (ko) | 색신호 처리장치 | |
| JPH0329230B2 (ja) | ||
| JPH0520065Y2 (ja) | ||
| KR800001740Y1 (ko) | 자동이득 제어장치(自動利得制御裝置) | |
| US3076055A (en) | Recording and/or reproducing apparatus | |
| KR940000539Y1 (ko) | Vcr 재생시 칼라 레벨 보정장치 | |
| JPS5927553B2 (ja) | カラ−テレビジヨン受像機の色信号処理回路 | |
| JPH0734592B2 (ja) | 信号判別回路 | |
| JPS61281781A (ja) | 映像信号検出回路 | |
| JPH1023379A (ja) | データスライス方法及びデータスライス回路 |