JPH1023379A - データスライス方法及びデータスライス回路 - Google Patents
データスライス方法及びデータスライス回路Info
- Publication number
- JPH1023379A JPH1023379A JP17495496A JP17495496A JPH1023379A JP H1023379 A JPH1023379 A JP H1023379A JP 17495496 A JP17495496 A JP 17495496A JP 17495496 A JP17495496 A JP 17495496A JP H1023379 A JPH1023379 A JP H1023379A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- reference voltage
- data
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】 ＩＣ化した場合のピン数や外付部品数を低減
でき、また正確な文字データ検出を行えるようなデータ
スライスの手法を提供する 【解決手段】 テレビジョン信号を入力して直流再生を
行うシンクチップクランプ回路１０と、垂直帰線期間で
シンクチップクランプ回路１０からの信号入力を許容す
るゲート回路１２と、ゲート回路１２を介した信号から
同期信号の大きさを感知し、これから基準電圧を決定し
て出力する基準電圧出力回路１３と、シンクチップクラ
ンプ回路１０の出力信号及び前記基準電圧を比較してデ
ータを検出するコンパレータ１１と、でデータスライス
回路を構成する。即ち、同期信号の大きさを感知してこ
れに従い基準電圧を決定するものとし、データ有無を検
出するコンパレータの基準電圧を、テレビジョン信号の
入力レベルに従って調整する。
でき、また正確な文字データ検出を行えるようなデータ
スライスの手法を提供する 【解決手段】 テレビジョン信号を入力して直流再生を
行うシンクチップクランプ回路１０と、垂直帰線期間で
シンクチップクランプ回路１０からの信号入力を許容す
るゲート回路１２と、ゲート回路１２を介した信号から
同期信号の大きさを感知し、これから基準電圧を決定し
て出力する基準電圧出力回路１３と、シンクチップクラ
ンプ回路１０の出力信号及び前記基準電圧を比較してデ
ータを検出するコンパレータ１１と、でデータスライス
回路を構成する。即ち、同期信号の大きさを感知してこ
れに従い基準電圧を決定するものとし、データ有無を検
出するコンパレータの基準電圧を、テレビジョン信号の
入力レベルに従って調整する。
Description
【０００１】
【発明の属する技術分野】本発明は、テレビジョン信号
に含まれる文字データを検出する方法及び回路に関する
ものであり、例えば、クローズドキャプション方式を使
用した文字放送用のデコーダにおけるデータスライス方
法及びその回路に関する。
に含まれる文字データを検出する方法及び回路に関する
ものであり、例えば、クローズドキャプション方式を使
用した文字放送用のデコーダにおけるデータスライス方
法及びその回路に関する。
【０００２】
【従来の技術】クローズドキャプション用のデコーダで
は一般に、テレビジョン信号中から文字データを検出す
るためのデータスライス回路として、図６に示す構成の
ものが使用される。即ち、テレビジョン信号ＶINは、ま
ず平均電位検出回路１へ入力され、その最高電位と最低
電位とが検出されてこれらの平均値が求められる。発生
した電位平均値はサンプル信号ＳＡＭＰＬＥに従いサン
プル・ホールド回路２へ入力されてホールドされ、この
電位平均値が基準電圧となってデータ検出用のコンパレ
ータ３でテレビジョン信号ＶINと比較されることで、文
字データが検出される。
は一般に、テレビジョン信号中から文字データを検出す
るためのデータスライス回路として、図６に示す構成の
ものが使用される。即ち、テレビジョン信号ＶINは、ま
ず平均電位検出回路１へ入力され、その最高電位と最低
電位とが検出されてこれらの平均値が求められる。発生
した電位平均値はサンプル信号ＳＡＭＰＬＥに従いサン
プル・ホールド回路２へ入力されてホールドされ、この
電位平均値が基準電圧となってデータ検出用のコンパレ
ータ３でテレビジョン信号ＶINと比較されることで、文
字データが検出される。
【０００３】
【発明が解決しようとする課題】上記従来のデータスラ
イス回路はＩＣ化した場合、図６に示すように、入力信
号ＶIN用の入力端子、平均電位検出回路１のボトム検出
及びピーク検出用の各端子、サンプル・ホールド回路２
の容量用の端子及びサンプル信号端子、そして出力信号
ＯＵＴ用の出力端子の少なくとも５ピンが必要で、更
に、その各ピンに対しキャパシタや抵抗の外付部品が必
要となる。これらピン数や外付部品数はできるだけ少な
い方が、制御性やコストの面で有利である。
イス回路はＩＣ化した場合、図６に示すように、入力信
号ＶIN用の入力端子、平均電位検出回路１のボトム検出
及びピーク検出用の各端子、サンプル・ホールド回路２
の容量用の端子及びサンプル信号端子、そして出力信号
ＯＵＴ用の出力端子の少なくとも５ピンが必要で、更
に、その各ピンに対しキャパシタや抵抗の外付部品が必
要となる。これらピン数や外付部品数はできるだけ少な
い方が、制御性やコストの面で有利である。
【０００４】そこで本発明では、ＩＣ化した場合のピン
数や外付部品数を低減できるようなデータスライス方法
及びデータスライス回路を提供する。また加えて、テレ
ビジョン信号の大きさが変動する場合でも正確なデータ
検出を行えるようなデータスライス方法及びデータスラ
イス回路を提供する。
数や外付部品数を低減できるようなデータスライス方法
及びデータスライス回路を提供する。また加えて、テレ
ビジョン信号の大きさが変動する場合でも正確なデータ
検出を行えるようなデータスライス方法及びデータスラ
イス回路を提供する。
【０００５】
【課題を解決するための手段】テレビジョン信号の入力
レベルの絶対値は電界強度等により大きく変動するもの
であるが、テレビジョン信号に含まれる各信号の比率は
非常に安定している。即ち、テレビジョン信号に含まれ
る文字データには図１に示すような規格値が設定されて
おり、その規格値の比率は高い安定性をもつ。例えば、
シンクチップレベルとペデスタルレベルとの差（同期信
号）が大きくなれば、文字データのデータレベルもそれ
に合わせて大きくなり、これらの比率は常に安定してい
る。
レベルの絶対値は電界強度等により大きく変動するもの
であるが、テレビジョン信号に含まれる各信号の比率は
非常に安定している。即ち、テレビジョン信号に含まれ
る文字データには図１に示すような規格値が設定されて
おり、その規格値の比率は高い安定性をもつ。例えば、
シンクチップレベルとペデスタルレベルとの差（同期信
号）が大きくなれば、文字データのデータレベルもそれ
に合わせて大きくなり、これらの比率は常に安定してい
る。
【０００６】従って、シンクチップクランプの後の同期
信号の大きさを調べれば、入力信号全体の大きさを変動
に適応して把握することが可能である。つまり、入力さ
れるテレビジョン信号から比較器の基準電圧を決定し所
定のデータを検出するデータスライス方法において、同
期信号の大きさを感知してこれに従い前記基準電圧を決
定するようにすれば、データ有無を検出する比較器の基
準電圧を、テレビジョン信号の入力レベルに従って調整
されたものとすることができ、テレビジョン信号の入力
レベルの変動に係わらず正確なデータ検出を行える。
信号の大きさを調べれば、入力信号全体の大きさを変動
に適応して把握することが可能である。つまり、入力さ
れるテレビジョン信号から比較器の基準電圧を決定し所
定のデータを検出するデータスライス方法において、同
期信号の大きさを感知してこれに従い前記基準電圧を決
定するようにすれば、データ有無を検出する比較器の基
準電圧を、テレビジョン信号の入力レベルに従って調整
されたものとすることができ、テレビジョン信号の入力
レベルの変動に係わらず正確なデータ検出を行える。
【０００７】このように同期信号の大きさの感知を行う
場合、テレビジョン信号における垂直帰線消去期間の信
号成分の大きさを感知するのが好ましい。即ち、この期
間における信号成分は同期信号のみの成分であり抽出が
容易である。またこの場合、垂直同期ごとに基準電圧を
更新することが簡単で、フィールドごとに最適の基準電
圧を設定することができる。
場合、テレビジョン信号における垂直帰線消去期間の信
号成分の大きさを感知するのが好ましい。即ち、この期
間における信号成分は同期信号のみの成分であり抽出が
容易である。またこの場合、垂直同期ごとに基準電圧を
更新することが簡単で、フィールドごとに最適の基準電
圧を設定することができる。
【０００８】このデータスライス方法のためのデータス
ライス回路として本発明では、テレビジョン信号を入力
して直流再生を行うシンクチップクランプ回路と、垂直
帰線消去期間で該シンクチップクランプ回路からの信号
入力を許容するゲート回路と、該ゲート回路を介した信
号から同期信号の大きさを感知し、これから基準電圧を
決定して保持し出力する基準電圧出力回路と、前記シン
クチップクランプ回路の出力信号及び前記基準電圧を比
較してデータを検出するコンパレータと、から構成され
るデータスライス回路を提供する。この場合のゲート回
路は垂直同期信号に反応してゲートを開く論理回路、ま
た、基準電圧出力回路は１以上の比較器又はＡ／Ｄ変換
器とラッチ回路とを用いて構成可能である。この回路を
用いれば、ＩＣ化したときのピン数は、テレビジョン信
号の入力端子及び検出したデータの出力端子のみです
み、非常にピン数が少なくてすむ。
ライス回路として本発明では、テレビジョン信号を入力
して直流再生を行うシンクチップクランプ回路と、垂直
帰線消去期間で該シンクチップクランプ回路からの信号
入力を許容するゲート回路と、該ゲート回路を介した信
号から同期信号の大きさを感知し、これから基準電圧を
決定して保持し出力する基準電圧出力回路と、前記シン
クチップクランプ回路の出力信号及び前記基準電圧を比
較してデータを検出するコンパレータと、から構成され
るデータスライス回路を提供する。この場合のゲート回
路は垂直同期信号に反応してゲートを開く論理回路、ま
た、基準電圧出力回路は１以上の比較器又はＡ／Ｄ変換
器とラッチ回路とを用いて構成可能である。この回路を
用いれば、ＩＣ化したときのピン数は、テレビジョン信
号の入力端子及び検出したデータの出力端子のみです
み、非常にピン数が少なくてすむ。
【０００９】上記の他に、本発明によれば、通常の文字
データ検出機能をもつＩＣに必須的に設けられるＰＬＬ
回路（フェーズロックドループ）を利用した同期信号か
らの基準電圧発生方法が提供される。即ち、ＰＬＬによ
り入力テレビジョン信号と内部発振器の周波数を同期さ
せた同期状態にあれば、その内部発振器を利用してゲー
トパルスとなる制御信号をシンクチップ直後に発生させ
ることができ、その信号を利用すれば同期信号後のペデ
スタルレベルの電位を感知することは容易である。そし
て、その感知したペデスタルレベルを基にデータ検出用
コンパレータの基準電圧を発生する。つまり、シンクチ
ップ後のペデスタルレベルを感知して該ペデスタルレベ
ルとシンクチップレベルとの電位差（＝同期信号の大き
さ）を所定倍することにより基準電圧を発生するデータ
スライス方法とする。
データ検出機能をもつＩＣに必須的に設けられるＰＬＬ
回路（フェーズロックドループ）を利用した同期信号か
らの基準電圧発生方法が提供される。即ち、ＰＬＬによ
り入力テレビジョン信号と内部発振器の周波数を同期さ
せた同期状態にあれば、その内部発振器を利用してゲー
トパルスとなる制御信号をシンクチップ直後に発生させ
ることができ、その信号を利用すれば同期信号後のペデ
スタルレベルの電位を感知することは容易である。そし
て、その感知したペデスタルレベルを基にデータ検出用
コンパレータの基準電圧を発生する。つまり、シンクチ
ップ後のペデスタルレベルを感知して該ペデスタルレベ
ルとシンクチップレベルとの電位差（＝同期信号の大き
さ）を所定倍することにより基準電圧を発生するデータ
スライス方法とする。
【００１０】このデータスライス方法によれば、水平同
期ごとに最適の基準電圧が設定されるので、より精密な
基準電圧の設定を行い得る。このときの倍数としては、
例えば図１に示すような規格であれば１．６２５倍とす
る。即ち、同期信号４０ＩＲＥに対しデータレベルは５
０ＩＲＥの規格が設定されているので、シンクチップレ
ベルからデータレベルの中心までは４０＋（５０÷２）
＝６５ということになり、従って、基準電圧の大きさは
同期信号で正規化した値、即ち６５÷４０＝１．６２５
倍を同期信号の振幅にかければ求まる。
期ごとに最適の基準電圧が設定されるので、より精密な
基準電圧の設定を行い得る。このときの倍数としては、
例えば図１に示すような規格であれば１．６２５倍とす
る。即ち、同期信号４０ＩＲＥに対しデータレベルは５
０ＩＲＥの規格が設定されているので、シンクチップレ
ベルからデータレベルの中心までは４０＋（５０÷２）
＝６５ということになり、従って、基準電圧の大きさは
同期信号で正規化した値、即ち６５÷４０＝１．６２５
倍を同期信号の振幅にかければ求まる。
【００１１】このようなデータスライス方法のためのデ
ータスライス回路として本発明では、テレビジョン信号
を入力して直流再生を行うシンクチップクランプ回路
と、テレビジョン信号の不要帯域を除去するバンドパス
フィルタと、制御信号に従い前記バンドパスフィルタの
出力信号を取り込んで増幅し、基準電圧として出力する
増幅器と、前記バンドパスフィルタの出力信号及び前記
基準電圧を比較してデータを検出するコンパレータと、
から構成したデータスライス回路を提供する。この回路
を用いればＩＣ化したときのピン数は、テレビジョン信
号の入力端子、増幅器用の制御信号入力端子、そして検
出したデータの出力端子の３つですむ。
ータスライス回路として本発明では、テレビジョン信号
を入力して直流再生を行うシンクチップクランプ回路
と、テレビジョン信号の不要帯域を除去するバンドパス
フィルタと、制御信号に従い前記バンドパスフィルタの
出力信号を取り込んで増幅し、基準電圧として出力する
増幅器と、前記バンドパスフィルタの出力信号及び前記
基準電圧を比較してデータを検出するコンパレータと、
から構成したデータスライス回路を提供する。この回路
を用いればＩＣ化したときのピン数は、テレビジョン信
号の入力端子、増幅器用の制御信号入力端子、そして検
出したデータの出力端子の３つですむ。
【００１２】
【発明の実施の形態】図２に、本発明の第１実施形態に
よるデータスライス回路の構成をブロック図で示す。テ
レビジョン信号ＶINはまずシンクチップクランプ回路１
０に入り、この回路１０によって同期信号ピークレベル
の直流電位が再生される。このクランプ後に信号は２系
統に分かれ、一方がデータ検出用のコンパレータ１１へ
入り、他方がゲート回路１２へ送られる。
よるデータスライス回路の構成をブロック図で示す。テ
レビジョン信号ＶINはまずシンクチップクランプ回路１
０に入り、この回路１０によって同期信号ピークレベル
の直流電位が再生される。このクランプ後に信号は２系
統に分かれ、一方がデータ検出用のコンパレータ１１へ
入り、他方がゲート回路１２へ送られる。
【００１３】ゲート回路１２は、垂直同期信号Ｖｓｙｎ
ｃに応じて垂直帰線期間のみシンクチップクランプ回路
１０の出力信号を次の基準電圧出力回路１３へ送る論理
回路である。従って基準電圧出力回路１３には、垂直帰
線消去期間における同期信号成分のみが入力される。基
準電圧出力回路１３では、１以上の比較器（図示略）を
用いて、入力された同期信号の大きさに応じる基準電圧
を決定し、コンパレータ１１の比較用に出力する。決定
された基準電圧は、ラッチ回路（図示略）によりリセッ
トがかかるまで保持される。通常、クローズドキャプシ
ョンの文字データはテレビジョン信号の１０Ｈ〜２１Ｈ
（奇数フィールド）に重畳されているので、その期間後
にリセットをかけるとよい。これは、クロックカウンタ
等を用いれば簡単に行える。
ｃに応じて垂直帰線期間のみシンクチップクランプ回路
１０の出力信号を次の基準電圧出力回路１３へ送る論理
回路である。従って基準電圧出力回路１３には、垂直帰
線消去期間における同期信号成分のみが入力される。基
準電圧出力回路１３では、１以上の比較器（図示略）を
用いて、入力された同期信号の大きさに応じる基準電圧
を決定し、コンパレータ１１の比較用に出力する。決定
された基準電圧は、ラッチ回路（図示略）によりリセッ
トがかかるまで保持される。通常、クローズドキャプシ
ョンの文字データはテレビジョン信号の１０Ｈ〜２１Ｈ
（奇数フィールド）に重畳されているので、その期間後
にリセットをかけるとよい。これは、クロックカウンタ
等を用いれば簡単に行える。
【００１４】図３には、第２実施形態によるデータスラ
イス回路の構成をブロック図で示している。テレビジョ
ン信号ＶINはまず、第１実施形態と同様にシンクチップ
クランプ回路２０に入り直流再生された後、バンドパス
フィルタ２１を通すことで不要なバースト信号が除去さ
れる。そして不要帯域除去後の信号は、増幅器２２とデ
ータ検出用のコンパレータ２３とへ入力される。
イス回路の構成をブロック図で示している。テレビジョ
ン信号ＶINはまず、第１実施形態と同様にシンクチップ
クランプ回路２０に入り直流再生された後、バンドパス
フィルタ２１を通すことで不要なバースト信号が除去さ
れる。そして不要帯域除去後の信号は、増幅器２２とデ
ータ検出用のコンパレータ２３とへ入力される。
【００１５】増幅器２２は、提供されるゲートパルスに
従い同期信号のレベルを検出してこれを１．６２５倍に
増幅する回路である。一般に文字放送のデータ検出シス
テムにおいては、水平同期信号と同期をとった発振器、
いわゆるＨｓｙｎｃ−ＰＬＬ機能が設けられるので、こ
れを用いて同期信号の終わりから２μｓｅｃ程度の後に
ゲートパルスを発生する（図４参照）。このゲートパル
スにより増幅器２２にペデスタルレベルが入力され、シ
ンクチップレベルとの電位差つまり同期信号が１．６２
５倍に増幅される。このような増幅器２２の回路例を図
５に示す。
従い同期信号のレベルを検出してこれを１．６２５倍に
増幅する回路である。一般に文字放送のデータ検出シス
テムにおいては、水平同期信号と同期をとった発振器、
いわゆるＨｓｙｎｃ−ＰＬＬ機能が設けられるので、こ
れを用いて同期信号の終わりから２μｓｅｃ程度の後に
ゲートパルスを発生する（図４参照）。このゲートパル
スにより増幅器２２にペデスタルレベルが入力され、シ
ンクチップレベルとの電位差つまり同期信号が１．６２
５倍に増幅される。このような増幅器２２の回路例を図
５に示す。
【００１６】図５の回路では、ゲートパルスが論理ロウ
になったとき、入力レベルであるペデスタルレベルとシ
ンクチップレベルとの電位差を抵抗Ｒ１で割った電流が
トランジスタＱ１のコレクタに流れる。この電流はトラ
ンジスタＱ４のコレクタに流れ、トランジスタＱ４とト
ランジスタＱ５とでカレントミラーが構成されているの
で、トランジスタＱ５のコレクタにも同じ量の電流が流
れて抵抗Ｒ２へ流れ込む。このときに抵抗Ｒ２を、抵抗
Ｒ１の１．６２５倍の大きさに設定しておけば電圧が
１．６２５倍増幅されることになり、この電圧にシンク
チップレベルの値を加算した電圧がコンパレータ２３の
基準電圧となる。ホールド用コンデンサＣ１は、ゲート
パルスが論理ハイのときでもコンパレータ２３の基準電
圧を一定値に保つ働きをもつ。ゲートパルスが論理ハイ
のとき、コンデンサＣ１に充電された電荷はＣ１〔（Ｒ
２＋Ｒｓ）//Ｒｃ〕で求まる時定数に従い放電するが、
１Ｈ（６３．５μｓ）≫Ｃ１〔（Ｒ２＋Ｒｓ）//Ｒｃ〕
のように各定数を設定しておけば特に問題なく、コンパ
レータ２３の基準電圧は常にデータレベルの中央に設定
される。尚、Ｒｓ：シンクチップバイアスの抵抗成分、
Ｒｃ：コンパレータの入力抵抗。
になったとき、入力レベルであるペデスタルレベルとシ
ンクチップレベルとの電位差を抵抗Ｒ１で割った電流が
トランジスタＱ１のコレクタに流れる。この電流はトラ
ンジスタＱ４のコレクタに流れ、トランジスタＱ４とト
ランジスタＱ５とでカレントミラーが構成されているの
で、トランジスタＱ５のコレクタにも同じ量の電流が流
れて抵抗Ｒ２へ流れ込む。このときに抵抗Ｒ２を、抵抗
Ｒ１の１．６２５倍の大きさに設定しておけば電圧が
１．６２５倍増幅されることになり、この電圧にシンク
チップレベルの値を加算した電圧がコンパレータ２３の
基準電圧となる。ホールド用コンデンサＣ１は、ゲート
パルスが論理ハイのときでもコンパレータ２３の基準電
圧を一定値に保つ働きをもつ。ゲートパルスが論理ハイ
のとき、コンデンサＣ１に充電された電荷はＣ１〔（Ｒ
２＋Ｒｓ）//Ｒｃ〕で求まる時定数に従い放電するが、
１Ｈ（６３．５μｓ）≫Ｃ１〔（Ｒ２＋Ｒｓ）//Ｒｃ〕
のように各定数を設定しておけば特に問題なく、コンパ
レータ２３の基準電圧は常にデータレベルの中央に設定
される。尚、Ｒｓ：シンクチップバイアスの抵抗成分、
Ｒｃ：コンパレータの入力抵抗。
【００１７】
【発明の効果】本発明によれば、ＩＣ化したときのピン
数が大幅に削減されるので、パターンの引回しが簡素化
され、また他の機能をＩＣに付加することが容易にな
る。更に、外付部品が低減され、また外部からの信号が
ほとんど不要なためシステムの簡素化を図れるので、制
御性やコスト的に有利である。加えて、同期信号の大き
さに基づいて適応的に基準電圧を発生するようにしたの
で、テレビジョン信号の大きさが変動する場合でも正確
にデータ検出を行うことが可能となる。
数が大幅に削減されるので、パターンの引回しが簡素化
され、また他の機能をＩＣに付加することが容易にな
る。更に、外付部品が低減され、また外部からの信号が
ほとんど不要なためシステムの簡素化を図れるので、制
御性やコスト的に有利である。加えて、同期信号の大き
さに基づいて適応的に基準電圧を発生するようにしたの
で、テレビジョン信号の大きさが変動する場合でも正確
にデータ検出を行うことが可能となる。
【図１】テレビジョン信号中の文字データの規格につい
ての説明図。
ての説明図。
【図２】本発明によるデータスライス回路の第１実施形
態を示すブロック図。
態を示すブロック図。
【図３】本発明によるデータスライス回路の第２実施形
態を示すブロック図。
態を示すブロック図。
【図４】図３の回路におけるテレビジョン信号とゲート
パルスのタイミングについての説明図。
パルスのタイミングについての説明図。
【図５】図３に示す増幅器２２の具体例を示す回路図。
【図６】従来のデータスライス回路の構成を示すブロッ
ク図。
ク図。
１０，２０ シンクチップクランプ回路 １１，２３ コンパレータ（比較器） １２ ゲート回路 １３ 基準電圧出力回路 ２１ バンドパスフィルタ ２２ 増幅器
Claims (5)
- 【請求項１】 入力されるテレビジョン信号から比較器
の基準電圧を決定し所定のデータを検出するデータスラ
イス方法において、テレビジョン信号中の同期信号の大
きさを感知してこれに従い前記基準電圧を決定するよう
にしたことを特徴とするデータスライス方法。 - 【請求項２】 垂直帰線消去期間における信号成分から
同期信号の大きさを感知する請求項１記載のデータスラ
イス方法。 - 【請求項３】 請求項２記載のデータスライス方法に用
いるデータスライス回路であって、テレビジョン信号を
入力して直流再生を行うシンクチップクランプ回路と、
垂直帰線消去期間で該シンクチップクランプ回路からの
信号入力を許容するゲート回路と、該ゲート回路を介し
た信号から同期信号の大きさを感知し、これから基準電
圧を決定して保持し出力する基準電圧出力回路と、前記
シンクチップクランプ回路の出力信号及び前記基準電圧
を比較してデータを検出するコンパレータと、から構成
されるデータスライス回路。 - 【請求項４】 シンクチップ後のペデスタルレベルを感
知して該ペデスタルレベルとシンクチップレベルとの電
位差を所定倍することにより基準電圧を発生する請求項
１記載のデータスライス方法。 - 【請求項５】 請求項４記載のデータスライス方法に用
いるデータスライス回路であって、テレビジョン信号を
入力して直流再生を行うシンクチップクランプ回路と、
テレビジョン信号の不要帯域を除去するバンドパスフィ
ルタと、制御信号に従い前記バンドパスフィルタの出力
信号を取り込んで増幅し、基準電圧として出力する増幅
器と、前記バンドパスフィルタの出力信号及び前記基準
電圧を比較してデータを検出するコンパレータと、から
構成されるデータスライス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17495496A JPH1023379A (ja) | 1996-07-04 | 1996-07-04 | データスライス方法及びデータスライス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17495496A JPH1023379A (ja) | 1996-07-04 | 1996-07-04 | データスライス方法及びデータスライス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1023379A true JPH1023379A (ja) | 1998-01-23 |
Family
ID=15987651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17495496A Pending JPH1023379A (ja) | 1996-07-04 | 1996-07-04 | データスライス方法及びデータスライス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1023379A (ja) |
-
1996
- 1996-07-04 JP JP17495496A patent/JPH1023379A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1993018579A1 (en) | Video signal data and composite synchronization extraction circuit for on-screen display | |
| JP2000197016A (ja) | データ抽出回路 | |
| US4198651A (en) | Television reference signal digital indentification system | |
| JPH0851607A (ja) | 映像信号処理器のキャップションライン検出回路 | |
| JPH1023379A (ja) | データスライス方法及びデータスライス回路 | |
| KR20000036202A (ko) | 지연 정정 회로 | |
| JPS5851675A (ja) | Ａｇｃ回路 | |
| JPS643256Y2 (ja) | ||
| US5258841A (en) | Horizontal synchronizing signal separation circuit | |
| JP3599253B2 (ja) | Ｐａｌ／ｓｅｃａｍ信号判別回路およびテレビジョン信号受信装置 | |
| JPH0528849Y2 (ja) | ||
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| JPH0646286A (ja) | クランプ回路 | |
| JP2937880B2 (ja) | クランプ回路 | |
| JPH0218636B2 (ja) | ||
| JP3024726B2 (ja) | ハーフキラー回路 | |
| JP3357769B2 (ja) | 映像信号処理回路 | |
| JPS605095B2 (ja) | Ｐｌｌ回路の安定化時間の短縮方法 | |
| JP3586916B2 (ja) | データ復調装置 | |
| JP3950564B2 (ja) | ノイズレベル検出回路 | |
| JPH06253316A (ja) | 方式判別回路 | |
| JPH05328168A (ja) | 同期信号検出装置 | |
| JPH0556303A (ja) | 同期回路 | |
| JPH07162707A (ja) | 同期分離回路 | |
| KR20000026823A (ko) | 방송방식 자동판별장치 및 방법 |