JPS6399558A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6399558A JPS6399558A JP61245822A JP24582286A JPS6399558A JP S6399558 A JPS6399558 A JP S6399558A JP 61245822 A JP61245822 A JP 61245822A JP 24582286 A JP24582286 A JP 24582286A JP S6399558 A JPS6399558 A JP S6399558A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- insulating
- wiring
- board
- boards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 230000001070 adhesive effect Effects 0.000 claims abstract description 25
- 239000011248 coating agent Substances 0.000 claims abstract description 14
- 238000000576 coating method Methods 0.000 claims abstract description 14
- 239000000853 adhesive Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 abstract description 22
- 230000006870 function Effects 0.000 abstract description 18
- 239000000463 material Substances 0.000 abstract description 8
- 230000035939 shock Effects 0.000 abstract description 6
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 239000007767 bonding agent Substances 0.000 abstract 2
- 239000003795 chemical substances by application Substances 0.000 abstract 1
- 230000001771 impaired effect Effects 0.000 abstract 1
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ひとつのパッケージ内に多数個の半導体チッ
プを実装してなる。いわゆる三次元実装マルチチップパ
ッケージ技術による半導体装置の改良に関する。
プを実装してなる。いわゆる三次元実装マルチチップパ
ッケージ技術による半導体装置の改良に関する。
従来からこの種の半導体装置として、複数個の半導体チ
ップ（ＬＳＩチップ）を、複数枚の配線基板にそれぞれ
平面実装するとともに、これら配線基板を順次積層方向
に並設した状態で別の配線基板上に設け、さらにこれら
をひとつのパッケージ内に実装してなる構成を有するも
のが知られている。このような従来の三次元実装マルチ
チップパッケージを第４図および第５図（ａ）、（ｂ）
を用いて簡単に説明すると、図中ｌはＰＮ接合からなる
能動素子およびその接続用配線を有し能動、受動機能を
備えてなるＳｉ等による多数個の半導体チップで、これ
ら半導体チップ１はそれぞれがたとえば大容量メモリ、
マイクロプロセッサの大規模論理回路等の一定規模の機
能を有し、かつこれら多数個の半導体チップ１全部でこ
の半導体装置全体の機能が構成される。２はこれら多数
個の半導体チップｌが複数個づつ配置固定されその機能
を相互に接続する複数枚の第１配線基板、３はこれらの
第１配線基板が立設状態で並設されることでその機能を
相互に接続する第２配線基板で、これら第１および第２
配線基板２，３は前記多数個の半導体チップ１と共に絶
縁基板４上に載置され、かつこの絶縁基板４上に組付け
られる蓋体５によって覆われることでパッケージ化され
ている。ここで、図中６ａは前記各半導体チップ１−ヒ
に形成されこれを第１配線基板２偏に電気的、機械的に
接続するためのＰｂｅＳｎ合金による電極（以下バンブ
という）、６ｂは第１配線基板２を第２配線基板側に電
気的および機械的に接続するＰｂｌＩＳｎ合金による電
極で、また７は第２配線基板３と絶縁基板４を電気的に
接続するワイヤ、８はこの半導体装置の機能を外部に取
出すための外部接続用電極（外部ビン）である。
ップ（ＬＳＩチップ）を、複数枚の配線基板にそれぞれ
平面実装するとともに、これら配線基板を順次積層方向
に並設した状態で別の配線基板上に設け、さらにこれら
をひとつのパッケージ内に実装してなる構成を有するも
のが知られている。このような従来の三次元実装マルチ
チップパッケージを第４図および第５図（ａ）、（ｂ）
を用いて簡単に説明すると、図中ｌはＰＮ接合からなる
能動素子およびその接続用配線を有し能動、受動機能を
備えてなるＳｉ等による多数個の半導体チップで、これ
ら半導体チップ１はそれぞれがたとえば大容量メモリ、
マイクロプロセッサの大規模論理回路等の一定規模の機
能を有し、かつこれら多数個の半導体チップ１全部でこ
の半導体装置全体の機能が構成される。２はこれら多数
個の半導体チップｌが複数個づつ配置固定されその機能
を相互に接続する複数枚の第１配線基板、３はこれらの
第１配線基板が立設状態で並設されることでその機能を
相互に接続する第２配線基板で、これら第１および第２
配線基板２，３は前記多数個の半導体チップ１と共に絶
縁基板４上に載置され、かつこの絶縁基板４上に組付け
られる蓋体５によって覆われることでパッケージ化され
ている。ここで、図中６ａは前記各半導体チップ１−ヒ
に形成されこれを第１配線基板２偏に電気的、機械的に
接続するためのＰｂｅＳｎ合金による電極（以下バンブ
という）、６ｂは第１配線基板２を第２配線基板側に電
気的および機械的に接続するＰｂｌＩＳｎ合金による電
極で、また７は第２配線基板３と絶縁基板４を電気的に
接続するワイヤ、８はこの半導体装置の機能を外部に取
出すための外部接続用電極（外部ビン）である。
このような構成による半導体装置において、半導体チッ
プ１の主面に形成したＰＮ接合はＡ１等による配線（図
示せず）で相互に接続され、ＰＮ接合による電気的機能
はその主面と同一平面上の任意の位置から取出される構
成とされている。したがって、この半導体チップ１の主
面を第１配線基板２の主面（基板面）と平行して対向配
置すれば、その間隙に配置されたバンブ６ａをリフロー
ポンディングするこ で、この半導体チップ１の機能と
第１配線基板２の配線を電気的に接続し、同時にこの半
導体チップ１を第１配線基板２上に固定することができ
るものである。そして、この第１配線基板２の主面には
半導体チップｌを相互に接続する配線、相互接続配線（
図示せず）が予め形成されているので、」二連したよう
にして実装された各半導体チップ１の機能は互いに接続
、複合される。その結果、この第１配線基板２は、この
ようにして搭載された複数個の半導体チップ１の個数分
だけの機能（サブシステム）を構成することになる。
プ１の主面に形成したＰＮ接合はＡ１等による配線（図
示せず）で相互に接続され、ＰＮ接合による電気的機能
はその主面と同一平面上の任意の位置から取出される構
成とされている。したがって、この半導体チップ１の主
面を第１配線基板２の主面（基板面）と平行して対向配
置すれば、その間隙に配置されたバンブ６ａをリフロー
ポンディングするこ で、この半導体チップ１の機能と
第１配線基板２の配線を電気的に接続し、同時にこの半
導体チップ１を第１配線基板２上に固定することができ
るものである。そして、この第１配線基板２の主面には
半導体チップｌを相互に接続する配線、相互接続配線（
図示せず）が予め形成されているので、」二連したよう
にして実装された各半導体チップ１の機能は互いに接続
、複合される。その結果、この第１配線基板２は、この
ようにして搭載された複数個の半導体チップ１の個数分
だけの機能（サブシステム）を構成することになる。
一方、このような複数個の半導体チップ１を搭載した第
１配線基板２は、第２配線基板３の主面（基板面）と接
触する外周部の一辺に配置した電極６ｂをリフローポン
ディングすることで、第２配線基板３の主面ヒに垂直な
立設状態で配置され、これによりこの第１配線基板２を
第２配線基板３上に電気的に接続し、またこれと同時に
機械的にも固定している。そして、この第２配線基板３
の主面には、第１配線基板２を相互に接続する配線、相
互接続配線（図示せず）が予め形成されているため、こ
れに搭載した前記第１配線基板２上の個々の機能（サブ
システム）は互いに接続、複合されることとなる。した
がって、この第２配線基板３上に、前記第１配線基板２
のサブシステムの全部すなわちこの半導体装置に収納し
た多数個の半導体チップ１のすべての個々の機能を搭載
して複合してなる構成とし得るものである。
１配線基板２は、第２配線基板３の主面（基板面）と接
触する外周部の一辺に配置した電極６ｂをリフローポン
ディングすることで、第２配線基板３の主面ヒに垂直な
立設状態で配置され、これによりこの第１配線基板２を
第２配線基板３上に電気的に接続し、またこれと同時に
機械的にも固定している。そして、この第２配線基板３
の主面には、第１配線基板２を相互に接続する配線、相
互接続配線（図示せず）が予め形成されているため、こ
れに搭載した前記第１配線基板２上の個々の機能（サブ
システム）は互いに接続、複合されることとなる。した
がって、この第２配線基板３上に、前記第１配線基板２
のサブシステムの全部すなわちこの半導体装置に収納し
た多数個の半導体チップ１のすべての個々の機能を搭載
して複合してなる構成とし得るものである。
また、この第２配線基板３を前記絶縁基板４に接着剤（
図示せず）で機械的に固定した後、第２配線基板３」二
に形成した機能取出し用電極（図示せず）と絶縁基板４
上に形成した配線（図示せず）とを、Ａｕ等によるワイ
ヤ７で電気的に接続することによって、この第２配線基
板３の全機能が絶縁基板４側に継がる。そして、この絶
縁基板４上の配線は、この半導体装置の機能を外部に取
出す外部接続用電極（外部ビン）８に接続されているた
め、結局半導体チップ１、バンブ６ａ、第１配線基板２
．電極６ｂ、第２配線基板３、ワイヤ７、外部ビン８を
通じて半導体装置の全機能が完成し、外部に伝達するこ
とが可能となるものである。
図示せず）で機械的に固定した後、第２配線基板３」二
に形成した機能取出し用電極（図示せず）と絶縁基板４
上に形成した配線（図示せず）とを、Ａｕ等によるワイ
ヤ７で電気的に接続することによって、この第２配線基
板３の全機能が絶縁基板４側に継がる。そして、この絶
縁基板４上の配線は、この半導体装置の機能を外部に取
出す外部接続用電極（外部ビン）８に接続されているた
め、結局半導体チップ１、バンブ６ａ、第１配線基板２
．電極６ｂ、第２配線基板３、ワイヤ７、外部ビン８を
通じて半導体装置の全機能が完成し、外部に伝達するこ
とが可能となるものである。
なお、前記絶縁基板４上には、半導体チップ１、第１配
線基板２、第２配線基板３、ワイヤ７等を物理的、化学
的に保護する蓋体５が被冠して取付けられるので、通常
の取扱いではこの機能が損傷されることはなく、マルチ
チップパッケージ化された半導体装置として動作される
ものであった。
線基板２、第２配線基板３、ワイヤ７等を物理的、化学
的に保護する蓋体５が被冠して取付けられるので、通常
の取扱いではこの機能が損傷されることはなく、マルチ
チップパッケージ化された半導体装置として動作される
ものであった。
ところで、上述した従来装置において、半導体チップ１
が実装された第１配！ｌ基板２とこれに垂直状態で組合
わされる第２配線基板３との機械的接続強度は、第２配
線基板３側に接する第１配線基板２外周の一辺に配置さ
れているＰｂｅＳｎ合金による電極６ｂの材料強度とそ
の断面積の大きさとによって決定されていた。しかしな
がら、このような電極６ｂは第２配線基板３側に接する
第１配線基板２外周の−・辺の線上に配置されているた
めに、機械的強度を大きくしようとして電極６ｂの断面
積を大きくすると、線上に並ぶ電極６ｂ間が短絡するの
で、配置できる電極６ｂの数が減少してしまうものであ
った。そして、このように電極数が減少すると、第１配
線基板２側でのサブシステムの信号端子数を減少させる
ことが必要で、サブシステムの規模を縮少しなければな
らないものであった。
が実装された第１配！ｌ基板２とこれに垂直状態で組合
わされる第２配線基板３との機械的接続強度は、第２配
線基板３側に接する第１配線基板２外周の一辺に配置さ
れているＰｂｅＳｎ合金による電極６ｂの材料強度とそ
の断面積の大きさとによって決定されていた。しかしな
がら、このような電極６ｂは第２配線基板３側に接する
第１配線基板２外周の−・辺の線上に配置されているた
めに、機械的強度を大きくしようとして電極６ｂの断面
積を大きくすると、線上に並ぶ電極６ｂ間が短絡するの
で、配置できる電極６ｂの数が減少してしまうものであ
った。そして、このように電極数が減少すると、第１配
線基板２側でのサブシステムの信号端子数を減少させる
ことが必要で、サブシステムの規模を縮少しなければな
らないものであった。
また、これとは逆に大規模システムを三次元実装マルチ
チップパッケージに採用しようとすると、電極数を増加
させる必要性から電極６ｂの断面積が減少する結果とな
り、これにより第１および第２配線基板２．３の機械的
接続強度が弱くなり、振動等の機械的衝撃に弱い信頼度
の低い半導体装置となってしまうものであった。
チップパッケージに採用しようとすると、電極数を増加
させる必要性から電極６ｂの断面積が減少する結果とな
り、これにより第１および第２配線基板２．３の機械的
接続強度が弱くなり、振動等の機械的衝撃に弱い信頼度
の低い半導体装置となってしまうものであった。
一方、前記電極６ｂを材料強度の大きなＡｕ・Ｓｎ合金
を用いて形成することも考えられるが、Ａｕ ６ Ｓｎ
合金はＰｂ＊Ｓｎ合金よりも融点が高いことから、リフ
ローポンディング温度を高くし、製造工程中の熱処理温
度を高めなければならず、これにより半導体チップ１や
第１および第２配線基板２，３に含まれるＰＮ接合およ
び金属／金属界面の冶金反応が促進され、その反応の完
了（その寿命）を早める結果となり、信頼度が低下して
しまうものであった。
を用いて形成することも考えられるが、Ａｕ ６ Ｓｎ
合金はＰｂ＊Ｓｎ合金よりも融点が高いことから、リフ
ローポンディング温度を高くし、製造工程中の熱処理温
度を高めなければならず、これにより半導体チップ１や
第１および第２配線基板２，３に含まれるＰＮ接合およ
び金属／金属界面の冶金反応が促進され、その反応の完
了（その寿命）を早める結果となり、信頼度が低下して
しまうものであった。
したがって、上述した従来構造では、第１配線基板２と
第２配線基板３の機械的強度を大きくするにあたって、
その半導体装置の信頼度が低下したり、第１配線基板２
のサブシステムの規模を縮少しなければならない等とい
った問題を避けられないもので、何らかの対策を講じる
ことが望まれている。
第２配線基板３の機械的強度を大きくするにあたって、
その半導体装置の信頼度が低下したり、第１配線基板２
のサブシステムの規模を縮少しなければならない等とい
った問題を避けられないもので、何らかの対策を講じる
ことが望まれている。
本発明は上述した事情に鑑みてなされたもので、半導体
装置としての信頼度を低下させずに、しかも大規模シス
テム化を達成できる構造をもった半導体装置を得ること
を目的としている。
装置としての信頼度を低下させずに、しかも大規模シス
テム化を達成できる構造をもった半導体装置を得ること
を目的としている。
本発明に係る半導体装置は、複数個の半導体チップを実
装してなる複数枚の第１配線基板と、これらを立設状態
で積層方向に並設する基板面を有し第１配線基板と直交
して配置される第２配線基板と、この第２配線基板を搭
載して固定するとともに外部接続用電極を有する絶縁基
板と、この絶縁基板上に第１および第２配線基板等を覆
うようにして取付は固定される蓋体を備え、これら絶縁
基板と蓋体とで構成される空間内で第１配線基板と第２
配線基板との接合部分に跨がるようにしてエポキシ樹脂
等の絶縁性接着剤による絶縁被覆物を形成し、これによ
り再配線基板を機械的に補強して固定し得るようにした
ものである。
装してなる複数枚の第１配線基板と、これらを立設状態
で積層方向に並設する基板面を有し第１配線基板と直交
して配置される第２配線基板と、この第２配線基板を搭
載して固定するとともに外部接続用電極を有する絶縁基
板と、この絶縁基板上に第１および第２配線基板等を覆
うようにして取付は固定される蓋体を備え、これら絶縁
基板と蓋体とで構成される空間内で第１配線基板と第２
配線基板との接合部分に跨がるようにしてエポキシ樹脂
等の絶縁性接着剤による絶縁被覆物を形成し、これによ
り再配線基板を機械的に補強して固定し得るようにした
ものである。
本発明によれば、複数個の半導体チップを実装してなる
第１配線基板と第２配線基板との電気的な接続は、これ
らを接続するＰｂ＊Ｓｎ合今による電極で行ない、また
主な機械的接続強度はエポキシ樹脂等の絶縁性接着剤に
よる絶縁被覆物で得ることができるものである。
第１配線基板と第２配線基板との電気的な接続は、これ
らを接続するＰｂ＊Ｓｎ合今による電極で行ない、また
主な機械的接続強度はエポキシ樹脂等の絶縁性接着剤に
よる絶縁被覆物で得ることができるものである。
以下、本発明を図面に示した実施例を用いて詳細に説明
する。
する。
第１図および第２図は本発明に係る半導体装置の一実施
例を示すものであり、これらの図において前述した＄４
図および第５図（ａ）、（ｂ）と同一または相当する部
分には同一番号を付してその説明は省略する。
例を示すものであり、これらの図において前述した＄４
図および第５図（ａ）、（ｂ）と同一または相当する部
分には同一番号を付してその説明は省略する。
さて、本発明によれば、複数個の半導体チップ１を実装
してなる複数枚の第１配線基板２と、これらを立設状態
で積層方向に並設する主面を有し第１配線基板２と直交
して配置される第２配線基板３と、この第２配線基板３
を搭載して固定するとともに外部接続用電極８を有する
絶縁基板４と、この絶縁基板４上に第１および第２配線
基板２．３等を覆うようにして取付は固定される蓋体５
を備えてなり、これら絶縁基板４と蓋体５とで構成され
る空間内で第１配線基板２と第２配線基板３との接合部
分に跨がるようにエポキシ系樹脂材等の絶縁性接着剤を
充填して硬化させることで絶縁被覆物１０を形成するよ
うにし、これにより再記線基板２，３を機械的に補強し
て固定するようにしたところに特徴を有している。
してなる複数枚の第１配線基板２と、これらを立設状態
で積層方向に並設する主面を有し第１配線基板２と直交
して配置される第２配線基板３と、この第２配線基板３
を搭載して固定するとともに外部接続用電極８を有する
絶縁基板４と、この絶縁基板４上に第１および第２配線
基板２．３等を覆うようにして取付は固定される蓋体５
を備えてなり、これら絶縁基板４と蓋体５とで構成され
る空間内で第１配線基板２と第２配線基板３との接合部
分に跨がるようにエポキシ系樹脂材等の絶縁性接着剤を
充填して硬化させることで絶縁被覆物１０を形成するよ
うにし、これにより再記線基板２，３を機械的に補強し
て固定するようにしたところに特徴を有している。
すなわち、本実施例によれば、前記第２配線基板３の主
面と第１配線基板２の一部、さらに半導体チップ１の一
部を覆うように絶縁性接着剤を充填して硬化させること
により、絶縁被覆物ＩＯを形成しており、この絶縁被覆
物１０は、その絶縁性から電極６ａ、６ｂ間を短絡する
ことはなく、電気的機能を損なわないものである。また
、この絶縁被覆物１０は、その材料としての絶縁性接着
剤が本来力している接着性から、主として第１配−線基
板２と第２配線基板３間を機械的に固定する。すなわち
、このような絶縁被覆物１０を設けることにより、従来
のように第１および第２配線基板２，３間を電極６ｂの
みで接触固定していた場合に比べ、第１配線基板２と第
２配線基板３との間の接触面積が増大し、その接着性か
ら再配線基板２，３間の強度が大きくなり、これにより
振動等の機械的衝撃に強い特性を得ることが可能となる
ものである。
面と第１配線基板２の一部、さらに半導体チップ１の一
部を覆うように絶縁性接着剤を充填して硬化させること
により、絶縁被覆物ＩＯを形成しており、この絶縁被覆
物１０は、その絶縁性から電極６ａ、６ｂ間を短絡する
ことはなく、電気的機能を損なわないものである。また
、この絶縁被覆物１０は、その材料としての絶縁性接着
剤が本来力している接着性から、主として第１配−線基
板２と第２配線基板３間を機械的に固定する。すなわち
、このような絶縁被覆物１０を設けることにより、従来
のように第１および第２配線基板２，３間を電極６ｂの
みで接触固定していた場合に比べ、第１配線基板２と第
２配線基板３との間の接触面積が増大し、その接着性か
ら再配線基板２，３間の強度が大きくなり、これにより
振動等の機械的衝撃に強い特性を得ることが可能となる
ものである。
これを詳述すると、絶縁性接着剤としてのエポキシ系接
着剤は、硬化前は低粘度であり僅かな隙間にも充填可能
な性質を有しているが、約１５０℃、 １時間の熱処理
で簡単に硬化し、接着性を発揮するとともに優れた絶縁
性と低誘電率とをもつものである。したがって、このよ
うな絶縁性接着剤を絶縁基板４と蓋体５との間の空間内
で所要の部分に充填すると、予め電極６ｂによって固定
されている第１配線基板２と第２配線基板３との間を、
その接着剤が取り囲み、この接着剤を介して接触面積が
増大することとなり、この接触面積の増大化とそれ自身
の接着性とで前記両基板２．３間の機械的強度が向上し
、その接続状態を補強するように作用する。そして、こ
のような構成によれば、大規模システムを組立てようと
して第１配線基板２と第２配線基板３との間に配置した
電極数を増加させ、電極の断面積が減少したとしても、
これら両基板２．３間での機械的接続強度は、絶縁性接
着剤による絶縁被覆物ｌｏで補強されているため、振動
等の機械的衝撃に対する信頼度を高めることが可能とな
る。また、この接着剤を硬化させる熱処理温度は約１５
０”Ｃ程度で、第１配線基板２と第２配線基板３との間
に配置したＰｂ−８ｎ合今による電極の融点１８３℃よ
りも充分に低い温度であるため、製造工程中の熱処理温
度は低くてよく、これにより従来のような半導体チップ
１や第１配線基板２、第２配線基板３に含まれるＰＮ接
合および金属／金属界面の冶金反応が促進されて信頼度
が低下するといった問題は一掃できる。
着剤は、硬化前は低粘度であり僅かな隙間にも充填可能
な性質を有しているが、約１５０℃、 １時間の熱処理
で簡単に硬化し、接着性を発揮するとともに優れた絶縁
性と低誘電率とをもつものである。したがって、このよ
うな絶縁性接着剤を絶縁基板４と蓋体５との間の空間内
で所要の部分に充填すると、予め電極６ｂによって固定
されている第１配線基板２と第２配線基板３との間を、
その接着剤が取り囲み、この接着剤を介して接触面積が
増大することとなり、この接触面積の増大化とそれ自身
の接着性とで前記両基板２．３間の機械的強度が向上し
、その接続状態を補強するように作用する。そして、こ
のような構成によれば、大規模システムを組立てようと
して第１配線基板２と第２配線基板３との間に配置した
電極数を増加させ、電極の断面積が減少したとしても、
これら両基板２．３間での機械的接続強度は、絶縁性接
着剤による絶縁被覆物ｌｏで補強されているため、振動
等の機械的衝撃に対する信頼度を高めることが可能とな
る。また、この接着剤を硬化させる熱処理温度は約１５
０”Ｃ程度で、第１配線基板２と第２配線基板３との間
に配置したＰｂ−８ｎ合今による電極の融点１８３℃よ
りも充分に低い温度であるため、製造工程中の熱処理温
度は低くてよく、これにより従来のような半導体チップ
１や第１配線基板２、第２配線基板３に含まれるＰＮ接
合および金属／金属界面の冶金反応が促進されて信頼度
が低下するといった問題は一掃できる。
そして、このような本発明によれば、第１配線基板２と
第２配線基板３との主な機械的接続強度を、エポキシ樹
脂等の絶縁性接着剤による絶縁被覆物１０で得ることが
できるものであり、また半導体チップ１を実装してなる
第１配線基板２と第２配線基板３との電気的な接続は、
これらを接続するＰｂｅＳｎ合金による電極６ｂで簡単
かつ適切に行なえるものである。
第２配線基板３との主な機械的接続強度を、エポキシ樹
脂等の絶縁性接着剤による絶縁被覆物１０で得ることが
できるものであり、また半導体チップ１を実装してなる
第１配線基板２と第２配線基板３との電気的な接続は、
これらを接続するＰｂｅＳｎ合金による電極６ｂで簡単
かつ適切に行なえるものである。
工３
第２図は本発明の別の実施例を示すものであって、この
実施例では、上述した第１配線基板２と第２配線基板３
間の接合部だけでなく、半導体チップ１、第１配線基板
２、第２配線基板３．ワイヤ７、さらに絶縁基板４の一
部に跨がるようにして、絶縁基板４と蓋体５との空間内
に絶縁性接着剤を充填して絶縁被覆物１０を形成するよ
うにしたものである。そして、このような構成によれば
、第１配線基板２と第２配線基板３との接合強度を向上
させるばかりでなく、その他の部分の接合強度をも合せ
て向上させ得るもので、その利点は容易に理解されよう
。
実施例では、上述した第１配線基板２と第２配線基板３
間の接合部だけでなく、半導体チップ１、第１配線基板
２、第２配線基板３．ワイヤ７、さらに絶縁基板４の一
部に跨がるようにして、絶縁基板４と蓋体５との空間内
に絶縁性接着剤を充填して絶縁被覆物１０を形成するよ
うにしたものである。そして、このような構成によれば
、第１配線基板２と第２配線基板３との接合強度を向上
させるばかりでなく、その他の部分の接合強度をも合せ
て向上させ得るもので、その利点は容易に理解されよう
。
なお、本発明は上述した実施例構造に限定されず、各部
の形状、構造等を、適宜変形、変更することは自由であ
る。たとえば上述した絶縁被覆物１０を形成する絶縁性
接着剤としては、１−途した実施例で説明したエポキシ
系樹脂材による接着剤限定されず、これに類する他の材
料からなるものを用いてもよいものである。
の形状、構造等を、適宜変形、変更することは自由であ
る。たとえば上述した絶縁被覆物１０を形成する絶縁性
接着剤としては、１−途した実施例で説明したエポキシ
系樹脂材による接着剤限定されず、これに類する他の材
料からなるものを用いてもよいものである。
また、上述した実施例では、絶縁基板４上に一部 Ａ
枚の第２配線基板３を搭載した場合を説明したが、この
絶縁基板４」−に複数枚の第２配線基板３を搭載しても
よいことは勿論である。
絶縁基板４」−に複数枚の第２配線基板３を搭載しても
よいことは勿論である。
さらに、上述した実施例では、半導体チップ１を、論理
回路ＬＳＩチップとして説明したが、メモリ、センサ等
の他の機能をもつものであってもよく、またＬＳＩに限
らず、ＭＳＩ、ＳＳＩであってもよいことも容易に理解
されよう。また。
回路ＬＳＩチップとして説明したが、メモリ、センサ等
の他の機能をもつものであってもよく、またＬＳＩに限
らず、ＭＳＩ、ＳＳＩであってもよいことも容易に理解
されよう。また。
半導体チップ１に能動素子がなく、配線、抵抗、容量等
の受動素子だけが形成されているものでもよく、さらに
半導体チップ１、第１配線基板２、第２配線基板３以外
にコイル、コンデンサ等の受動素子を搭載するようにし
てもよいものである。
の受動素子だけが形成されているものでもよく、さらに
半導体チップ１、第１配線基板２、第２配線基板３以外
にコイル、コンデンサ等の受動素子を搭載するようにし
てもよいものである。
以上説明したように、本発明に係る半導体装置によれば
、複数個の半導体チップを実装してなる複数枚の第１配
線基板と、これらを立設状態で積層方向に並設する基板
面を有し第１配線基板と直交して配置される第２配線基
板と、この＄２配線基板を搭載して固定するとともに外
部接続用電極を有する絶縁基板と、この絶縁基板上に第
１および第２配線基板等を覆うようにして取付は固定さ
れる蓋体を備え、これら絶縁基板と蓋体とで構成される
空間内で第１配線基板と第２配線基板との接合部分に跨
がるようにしてエポキシ樹脂等の絶縁性接着剤による絶
縁被覆物を形成し、これにより再記線基板を機械的に補
強して固定し得るようにしたので、簡単かつ安価な構成
にもかかわらず、複数個の半導体チップを実装してなる
第１配線基板と第２配線基板との電気的な接続を、これ
らを接続するＰｂ５Ｓｎ合金による電極で行なうととも
に、主な機械的接続強度をエポキシ樹脂等の絶縁性接着
剤による絶縁被覆物で得ることができるもので、これら
再配線基板間での機械的接続強度を大幅に向上させ、振
動等の機械的衝撃に対する信頼度を高めることができる
等の種々優れた効果がある。そして、このような本発明
によれば、第１配線基板と第２配線基板との間の電極数
を増加させることができ、これにより大規模なシステム
をもつ半導体装置を提供し得るという利点もある。さら
に、本発明によれば、従来のような製造工程中での熱影
響による信頼度の低下等といった問題を一掃し得るとい
う利点もある。
、複数個の半導体チップを実装してなる複数枚の第１配
線基板と、これらを立設状態で積層方向に並設する基板
面を有し第１配線基板と直交して配置される第２配線基
板と、この＄２配線基板を搭載して固定するとともに外
部接続用電極を有する絶縁基板と、この絶縁基板上に第
１および第２配線基板等を覆うようにして取付は固定さ
れる蓋体を備え、これら絶縁基板と蓋体とで構成される
空間内で第１配線基板と第２配線基板との接合部分に跨
がるようにしてエポキシ樹脂等の絶縁性接着剤による絶
縁被覆物を形成し、これにより再記線基板を機械的に補
強して固定し得るようにしたので、簡単かつ安価な構成
にもかかわらず、複数個の半導体チップを実装してなる
第１配線基板と第２配線基板との電気的な接続を、これ
らを接続するＰｂ５Ｓｎ合金による電極で行なうととも
に、主な機械的接続強度をエポキシ樹脂等の絶縁性接着
剤による絶縁被覆物で得ることができるもので、これら
再配線基板間での機械的接続強度を大幅に向上させ、振
動等の機械的衝撃に対する信頼度を高めることができる
等の種々優れた効果がある。そして、このような本発明
によれば、第１配線基板と第２配線基板との間の電極数
を増加させることができ、これにより大規模なシステム
をもつ半導体装置を提供し得るという利点もある。さら
に、本発明によれば、従来のような製造工程中での熱影
響による信頼度の低下等といった問題を一掃し得るとい
う利点もある。
第１図および第２図は本発明に係る半導体装置の一実施
例を示す概略斜視図およびその断面図、第３図は本発明
の別の実施例を示す断面図、第４図および第５図（ａ）
、 （ｂ）は従来例を示す概略斜視図、断面図および
そのＡ部詳細図である。 ■・・・・半導体チップ、２・・−・第１配線基板、３
・・・・第２配線基板、４・・・・絶縁基板、５・・・
・蓋体、６ａ・・・・バンブ、６ｂ・・・・電極、７・
・・・ワイヤ、８・・・・外部接続用電極、１ｏ・・・
・絶縁性接着剤による絶縁被覆物。
例を示す概略斜視図およびその断面図、第３図は本発明
の別の実施例を示す断面図、第４図および第５図（ａ）
、 （ｂ）は従来例を示す概略斜視図、断面図および
そのＡ部詳細図である。 ■・・・・半導体チップ、２・・−・第１配線基板、３
・・・・第２配線基板、４・・・・絶縁基板、５・・・
・蓋体、６ａ・・・・バンブ、６ｂ・・・・電極、７・
・・・ワイヤ、８・・・・外部接続用電極、１ｏ・・・
・絶縁性接着剤による絶縁被覆物。
Claims (1)
- 複数個の半導体チップを実装してなる複数枚の第１配
線基板と、これら第１配線基板を立設状態で積層方向に
並設する基板面を有し前記第１配線基板と直交して配置
される少なくとも一枚の第２配線基板と、この第２配線
基板が搭載して固定され外部接続用電極を有する絶縁基
板と、この絶縁基板上に前記第１配線基板および第２配
線基板を覆うようにして取付け固定される蓋体とを備え
、前記絶縁基板と蓋体とで構成される空間内で前記第１
配線基板と第２配線基板との接合部分に跨がるようにし
て絶縁性接着剤による絶縁被覆物を形成したことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61245822A JPS6399558A (ja) | 1986-10-15 | 1986-10-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61245822A JPS6399558A (ja) | 1986-10-15 | 1986-10-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6399558A true JPS6399558A (ja) | 1988-04-30 |
| JPH0531826B2 JPH0531826B2 (ja) | 1993-05-13 |
Family
ID=17139367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61245822A Granted JPS6399558A (ja) | 1986-10-15 | 1986-10-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6399558A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100286056B1 (ko) * | 1996-05-29 | 2001-04-16 | 엠시엔시 | 아치형의 땜납열을 이용한 마이크로 전자실장 |
| US6418033B1 (en) | 2000-11-16 | 2002-07-09 | Unitive Electronics, Inc. | Microelectronic packages in which second microelectronic substrates are oriented relative to first microelectronic substrates at acute angles |
| US7282789B2 (en) * | 1998-03-31 | 2007-10-16 | Micron Technology, Inc. | Back-to-back semiconductor device assemblies |
| WO2017212832A1 (ja) * | 2016-06-09 | 2017-12-14 | Ｎｉｓｓｈａ株式会社 | 電極パターン一体化成形品及びその製造方法 |
-
1986
- 1986-10-15 JP JP61245822A patent/JPS6399558A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100286056B1 (ko) * | 1996-05-29 | 2001-04-16 | 엠시엔시 | 아치형의 땜납열을 이용한 마이크로 전자실장 |
| US7282789B2 (en) * | 1998-03-31 | 2007-10-16 | Micron Technology, Inc. | Back-to-back semiconductor device assemblies |
| US6418033B1 (en) | 2000-11-16 | 2002-07-09 | Unitive Electronics, Inc. | Microelectronic packages in which second microelectronic substrates are oriented relative to first microelectronic substrates at acute angles |
| WO2017212832A1 (ja) * | 2016-06-09 | 2017-12-14 | Ｎｉｓｓｈａ株式会社 | 電極パターン一体化成形品及びその製造方法 |
| JP2017217871A (ja) * | 2016-06-09 | 2017-12-14 | Ｎｉｓｓｈａ株式会社 | 電極パターン一体化成形品及びその製造方法 |
| US10383234B2 (en) | 2016-06-09 | 2019-08-13 | Nissha Co., Ltd. | Molding with integrated electrode pattern and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0531826B2 (ja) | 1993-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4505983B2 (ja) | 半導体装置 | |
| KR100750764B1 (ko) | 반도체 장치 | |
| JP3581086B2 (ja) | 半導体装置 | |
| US20020045290A1 (en) | Flip chip and conventional stack | |
| JPH02174255A (ja) | 半導体集積回路装置 | |
| KR19980081522A (ko) | 반도체 장치 및 그의 제조방법 | |
| KR20020055603A (ko) | 이중 다이 집적 회로 패키지 | |
| US20030042618A1 (en) | Semiconductor device and a method of manufacturing the same | |
| KR100838352B1 (ko) | 전자 부품 수용 구조물 | |
| JP2002261232A (ja) | 半導体装置 | |
| JPS6399558A (ja) | 半導体装置 | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| US6911721B2 (en) | Semiconductor device, method for manufacturing semiconductor device and electronic equipment | |
| KR20030001323A (ko) | 반도체 장치 | |
| JPH1064948A (ja) | チップサイズパッケージ | |
| US6198161B1 (en) | Semiconductor device | |
| JPH10335366A (ja) | 半導体装置 | |
| KR100443516B1 (ko) | 적층 패키지 및 그 제조 방법 | |
| JPH0567070B2 (ja) | ||
| US20080088037A1 (en) | Semiconductor package and method for manufacturing the same | |
| JP3558070B2 (ja) | 半導体装置およびその製造方法 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| KR950006129Y1 (ko) | 반도체 조립장치 | |
| KR101179514B1 (ko) | 적층 반도체 패키지 및 그의 제조 방법 | |
| JPS6399560A (ja) | 半導体装置 |