JPS6394784A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メモリを使用して映像信号を処理する装置に
関するものである。

〔従来の技術〕

第４図は従来からあるランダム入力とシリアル出力とが
非同期にかつ同時に実行できるメモリ　（以下、ＲＩＳ
Ｏメモリと記す）を用いた映像信号処理装置を示し、こ
の従来例においては、ビデオテープレコーダ１の再生信
号を表示装置２に表示する場合の装置として上記映像信
号処理装置を使用している。同図において、入力信号処
理回路４はビデオテープレコーダ１の再生信号をＲＩＳ
Ｏメモリ７に記憶させるに適した信号に変換し、該信号
を切り換え手段８の可動接点の一方である接点８ｂと他
方の可動接点８ｃに接続されている第２の記憶素子９の
入力端とに出力するとともに、入力要求信号を読み出し
書き込み制御回路１０に出力する。

切り換え手段８の固定接点８ａからの出力信号はＲＩＳ
Ｏメモリ７のランダム入力ポードアｄを介してメモリセ
ルアレイ７ｂに記憶される。記憶された情報はメモリセ
ルアレイ７ｂの１行分の情報がまとめて出力データレジ
スタ７ｃに転送され、そこからシリアル出力ポードアｅ
を介して出力信号処理回路５に出力される。出力信号処
理回路５は、この出力信号を表示装置２に通した信号に
変換して表示装置２に出力するとともに、出力要求信号
を読み出し書き込み制御回路１０に出力する。一方、読
み出し書き込み制御回路１０は、切り換え手段８や第２
の記憶素子９を制御する入力信号制御回路１１とＲＩＳ
Ｏメモリ７を制御するメモリ制御回路６とを制御する。

次に動作について説明する。

今、一枚の画面が第２図（ａ）に示すように９行９列の
画像情報から構成されており、これらの画像情報のうち
、斜線を施した部分の画像情報をもって面積比にして９
分の１の小画面を作り、表示装置２において第２図（ｂ
ｌに示す■、■、■、・・・、■のように順次に小画面
を表示していく場合を考える。ここで、メモリセルアレ
イ７ｂは画像情報と同じく９行９列に構成されており、
このメモリセルアレイ７ｂの（ｍ＋１）行（ｎ＋１）列
に書き込まれるべき情報をＤＩ　　（ｍ、ｎ）とし、（
ｍ＋１）行（ｎ＋１）列から読み出される情報をり。

（ｍ、ｎ）とする。

第５図は入力画像を小画面にして第２図（ト））の■の
位置に表示させる場合を説明するものである。

第５図において、Ｖａは入力映像信号の概略図であり、
各矩形が入力ディジタル映像信号１つ１つを表し、これ
らの矩形のうち、斜線を施した信号が第２図ｆａｔの斜
線を施した情報に対応する。また、ｖｂは出力映像信号
の概略図であり、斜線を施した信号（全ての出力ディジ
タル映像信号）がＲＩＳＯメモリ７から読み出されるべ
き出力映像情報である。これらのうち、Ａの部分を拡大
したものがＶＣとＶｄであり、Ｖｃが入力映像信号、Ｖ
ｄが出力映像信号を表す。但し、入力映像信号Ｖｃにお
いてはＲＩＳＯメモリ７に記憶されるべき入力ゲイジタ
ル映像信号のみを示した。

なお、第５図中Ｖは垂直同期信号、Ｈは水平同期信号を
表すこととする。また、切り換え手段８においては、入
力信号制御回路１１からの制御信号が低レベルのとき可
動接点８ｂが固定接点８ａに接続され、制御信号が高レ
ベルのときは可動接点８ｃが固定接点８ａに接続される
ものとし、この信号を第５図のｖｈで示す。

まず入力映像信号によりＶｅに示す入力要求信号を作り
、この信号により切り換え手段８に対する制御信号をｖ
ｈに示すように低レベルにし、入力ディジタル映像信号
が直接ＲＩＳＯメモリ７に書き込まれるようにするとと
もに、ＲＩＳＯメモリ７を書き込み動作の状態にする。

Ｖｇはメモリ制御回路６からＲＩＳＯメモリ７への制御
信号の概略を示したものであり、Ｒ（ｍ）はメモリセル
アレイ７ｂの（ｍ＋１）行目を設定するための動作期間
、Ｃ（ｎ）はメモリセルアレイ７ｂの（ｎ＋１）列目を
設定するための動作期間とする。

次に書き込み動作中にＶｆに示す出力要求信号が出力さ
れると、メモリ制御回路６は書き込み動作を中断して、
要求されている情報（第５図ではメモリセルアレイ７ｂ
の４行目の情報）を出力データレジスタ７ｃに転送する
ために制御信号Ｔ。

（ｍ）（第５図ではｍ＝３）を出力し、転送終了後、書
き込み動作を再開すべくメモリ制御信号を出力する。一
方、入力信号制御回路１１は書き込み動作再開時にＶｇ
に示すように切り換え手段８に対する制御信号を低レベ
ルから高レベルに変化させ、第２の記憶素子９内の情報
をメモリセルアレイ７ｂに出力することにより、メモリ
セルアレイ７ｂから出力データレジスフ７ｃへの転送期
間中の入力映像情報が欠落しないようにする。

〔発明が解決しようとする問題点〕

従来のＲＩＳＯメモリを用いた映像信号処理装置は以上
のように構成されているので、１つの画面の中に複数個
の小画面を表示させるためには、第２の記憶素子や切り
換え手段及び入力信号制御回路が必要となり、またメモ
リの制御も繁雑であるという問題があった。

この発明はかかる点に鑑みてなされたもので、第２の記
憶素子や切り換え手段及び入力信号制御回路を必要とせ
ず、またメモリの制御を簡便に実行できるメモリを用い
た映像信号処理装置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る映像信号処理装置は、シリアル入力シリ
アル出力マルチポートメモリ　（ＳＩＳＯメモリ）と、
入力及び出力映像信号から作られる入力。

転送及び出力を要求する信号により上記５ＩＳＯメモリ
に入力及び出力動作又は情報の転送動作を実行させる制
御信号を発生するメモリ制御回路とを設けたものである
。

〔作用〕

この発明においては、５ＩＳＯメモリにおいて、入力と
出力とが非同期にかつ同時に実行でき、５ＩＳＯメモリ
内の入力データレジスタ及び出力データレジスタがメモ
リセルアレイとの間で例えばメモリセルアレイの１行分
の情報を転送できるから、１つの表示装置に複数個の小
画面を表示することを簡単な回路で実行でき、またその
際のメモリの制御を簡便にすることが可能となる。

〔実施例〕

以下、本発明の実施例を図について説明する。

第１図は本発明の一実施例による映像信号処理装置を示
す。本実施例はビデオテープレコーダ１の再生信号を表
示装置２に表示する場合に適用した一例である。３はシ
リアル人力シリアル出力マルチポートメモリ　（ＳＩＳ
Ｏメモリ）であり、これはシリアルにディジタル信号が
一時入力される入力データレジスタ３ａと、シリアルに
ディジタル信号を出力する場合に使用する出力データレ
ジスタ３Ｃと、ディジタル信号を記憶するメモリセルア
レイ３ｂとから構成され、入力データレジスタ３ａと出
力データレジスタ３Ｃとはメモリセルアレイ３ｂとの間
でメモリセルアレイ３ｂの１行分のディジタル信号を一
括して互いに転送できるものである。入力信号処理回路
４は、ビデオテープレコーダ１からの再生映像信号を５
ＩＳＯメモリ３に記憶するに通した入力ディジタル映像
信号に変換して入力データレジスタ３ａに出力するとと
もに、メモリ制御回路６に入力要求信号を出力する。出
力信号処理回路５は、出力データレジスタ３ｃからの出
力ディジタル映像信号を表示装置２に通した映像信号に
変換し出力するとともに、メモリ制御回路６に出力要求
信号を出力する。メモリ制御回路６は上記入力要求信号
及び出力要求信号により５ＩＳＯメモリ３を制御する制
御信号を５ＩＳＯメモリ３に出力する。

次に動作について第２図及び第３図を用いて説明する。

今、一枚の画面が第２図（ａ）に示すように９行９列の
画像情報から構成されており、この画像情報のうち、斜
線を施した部分の画像情報をもって面積比にして９分の
１の小画面を作り、表示装置２において第２図（１））
の■、■、■、・・・、■と順次小画面を表示していく
場合を考える。ここで、メモリセルアレイ３ｂは一枚の
画面の画像情報と同じく９行９列に構成されており、こ
のメモリセルアレイ３ｂの＜ｍ＋１）行（ｎ＋１）列に
書き込まれるべきディジタル映像信号をＤＩ　　（ｍ、
ｎ）とし、メモリセルアレイ３ｂの（ｍ＋ｌ）行（ｎ＋
１）列から読み出される情報をＤｏ　（ｍ、ｎ）とする
。

第３図は入力画像を小画面にして第２同価）の■の位置
に表示させる場合を説明するものである。

第３図において、ｍａは入力映像信号の概略図であり、
各矩形が入力ディジタル映像信号１つ１つを表し、これ
らの矩形のうち、斜線を施した信号が第２図（ａ）の斜
線を施した情報に対応する。また、ｍｂは出力映像信号
の概略図であり、斜線を施した信号（全ての出力ディジ
タル映像信号）が５ＩＳＯメモリ３から読み出されるべ
き画像情報である。

これらｍａと１ｌｌｂの一部分を拡大したものがｌ１ｌ
ｃとｎｌｄであり、ｍｃが入力映像信号、ＩＴＩｄが出
力映像信号を表す。但し、入力映像信号ｍｃにおいては
５ＩＳＯメモリ３に記憶されるべき入力ディジタル映像
信号のみを示した。なお、図中■は垂直同期信号、Ｈは
水平同期信号を表す。

まず、５ｒｓｏメモリ３に書き込むべき入力ディジタル
映像信号が存在する１水平走査期間の入力映像信号の水
平同期信号からｍｅに示す入力要求信号Ａを作り、この
信号Ａにより入力ディジタル映像信号が記憶されるべき
メモリセルアレイ３ｂ内の１行分の情報をメモリセルア
レイ３ｂから入力データレジスタ３ａに転送し、入力デ
ィジタル映像信号が記憶されるべきメモリセルアレイ３
ｂ内の列の情報を入力データレジスタ３ａに指定し、そ
の後、ｍｈに示すようにクロックを入力データレジスタ
３ａに供給して入力ディジタル映像信号を入力データレ
ジスタ３ａに入力する。

次に書き込むべき入力ディジタル映像信号が存在しない
１水平走査期間の入力映像信号の水平同期からＩｌ［ｅ
に示す入力要求信号Ｂを作り、この信号Ｂにより入力デ
ータレジスタ３ａ内の入力ディジタル映像信号が記憶さ
れるべきメモリセルアレイ３ｂ内の所定の行に転送され
る。メモリセルアレイ３ｂの（ｍ＋１）行目の情報を入
力データレジスタ３ａに転送するために、メモリ制御信
号をメモリ制御回路６から５ＩＳＯメモリ３に出力する
期間をＩＩｔｇにＴＲ（ｍ）で表し、入力データレジス
タ３ａの情報をメモリセルアレイ３ｂの（ｍ＋１）行目
に転送するために、メモリ制御信号をメモリ制御回路６
から５ＩＳＯメモリ３に出力する期間をｍｇにＴＷ（ｍ
）で表す。

一方、出力映像信号からｍｒに示す出力要求信号を作り
、この信号によりメモリセルアレイ３ｂから出力すべき
１行分の情報を出力データレジスタ３ｃに転送し、その
後］Ｉ［ｉに示すクロックを出力データレジスタ３ｃに
供給して出力ディジタル映像信号を出力する。メモリセ
ルアレイ３ｂの（ｍ＋１）行目の情報を出力データレジ
スタ３ｃに転送するために、メモリ制御信号をメモリ制
御回路６から５ＩＳＯメモリ３に出力する期間をｍｇに
ＴＯ（ｍ）で表す。

上記の説明から、入力データレジスタ３ａとメモリセル
アレイ３ｂとの間の情報の転送期間ＴＲ（ｍ）及びＴＷ
（ｍ）と、メモリセルアレイ３ｂから出力データレジス
タ３ｃへの情報の転送期間Ｔｏ（ｍ）とを重複しないよ
うにすることにより、従来装置における第２の記憶素子
や切り換え手段及び入力信号制御回路を必要とせず、ま
たメモリの制御を簡便にできる。

なお、上記実施例ではビデオテープレコーダの再生信号
を表示する場合について述べたが、本発明は上記実施例
に限定されるものではなく、映像処理を行うシステム全
般に通用でき、上記実施例と同様の効果を奏する。

また、上記実施例では９つの小画面を１つの画面の中に
表示する場合について述べたが、小画面の数は９つに限
定されるものではなく、複数の小画面を１つの画面の中
に表示する場合に通用できる。

〔発明の効果〕

以上のように、この発明によれば、５ＩＳＯメモリと、
この５ＩＳＯメモリに人、出力動作又は情報の転送動作
を実行させるためのメモリ制御回路とを設け、情報の入
力と出力とが非同期にかつ同時に実行でき、５ＩＳＯメ
モリ内の入力データレジスタ及び出力データレジスタが
メモリセルアレイとの間で例えばメモリセルアレイの１
行分の情報を転送できるようにしたので、従来装置にお
ける第２の記憶素子や切り換え手段及び入力信号制御回
路を全く必要とせず、またメモリ制御が簡便な映像信号
処理装置が得られる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による映像信号処理装置を示
す構成図、第２図は１つの画面の中に複数個の小画面を
表示する動作を説明するための図、第３図は第１図の実
施例による動作を説明するための図、第４図は従来のメ
モリを用いた映像信号処理装置の従来例を示す構成図、
第５図は第４図の従来例による動作を説明するための図
である。 ３・・・シリアル人力シリアル出力マルチポートメモリ
　（ＳＩＳＯメモリ）、６・・・メモリ制御回路。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）表示装置の１画面中に複数個の小画面を表示する
   ための映像信号処理装置であって、 画像情報を記憶するためのメモリセルアレイ、シリアル
   入力ポートに接続された入力データレジスタ、及びシリ
   アル出力ポートに接続された出力データレジスタを有し
   、シリアルに情報を書き込む動作とシリアルに情報を読
   み出す動作を非同期にかつ同時に実行可能なシリアル入
   力シリアル出力マルチポートメモリと、 入力要求信号を受けて、上記メモリセルアレイに書き込
   まれた所定量のデータを上記入力データレジスタに転送
   し、該レジスタ中の所望のデータのみを再度上記メモリ
   セルアレイの所定位置に書き込むとともに、出力要求信
   号を受けて、上記書き込み動作と並行して上記メモリセ
   ルアレイの所定量のデータを上記出力データレジスタに
   転送するメモリ制御回路とを備えたことを特徴とする映
   像信号処理装置。