JPS6394666A - 半導体素子のレイアウト方式 - Google Patents
半導体素子のレイアウト方式Info
- Publication number
- JPS6394666A JPS6394666A JP23901186A JP23901186A JPS6394666A JP S6394666 A JPS6394666 A JP S6394666A JP 23901186 A JP23901186 A JP 23901186A JP 23901186 A JP23901186 A JP 23901186A JP S6394666 A JPS6394666 A JP S6394666A
- Authority
- JP
- Japan
- Prior art keywords
- layers
- logic
- mos fet
- bipolar transistor
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000000284 extract Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11896—Masterslice integrated circuits using combined field effect/bipolar technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素子のレイアウト方式に係り、特にN
MOS引抜き型B1CMOS論理回路のレイアウトに好
適なレイアウト方式に関する。
MOS引抜き型B1CMOS論理回路のレイアウトに好
適なレイアウト方式に関する。
従来のN M OS引抜き型BiCMOS論理回路のレ
イアウト方式では、同一の入力信号が任意の位置にある
3個のMOSFETのゲートに入力するため、これらを
つなぐ配線の占める面積が大きくセルレイアウト面積を
小さくすることができなかった。
イアウト方式では、同一の入力信号が任意の位置にある
3個のMOSFETのゲートに入力するため、これらを
つなぐ配線の占める面積が大きくセルレイアウト面積を
小さくすることができなかった。
上記従来技術は、入力信号の配線で占める面積について
配慮がされておらず、セルレイアウト面積を小さくする
ことができなかった。
配慮がされておらず、セルレイアウト面積を小さくする
ことができなかった。
本発明の目的は、NMOS引抜き型BiCMOS論理回
路のセルレイアウト面積を小さくすることにある。
路のセルレイアウト面積を小さくすることにある。
上記目的は、NMO3引抜き型RiCにO3論理回路の
、論理を構成するPMOSFETとNMO3FET 、
及びPMOSFETが接続するバイポーラトランジスタ
のベース電荷を引抜< NMOSFETを3段に積み重
ね、これらのゲートを直線で貫くように配置することに
より、達成される。
、論理を構成するPMOSFETとNMO3FET 、
及びPMOSFETが接続するバイポーラトランジスタ
のベース電荷を引抜< NMOSFETを3段に積み重
ね、これらのゲートを直線で貫くように配置することに
より、達成される。
NMO3引抜き型BiCMOS論理回路では、1つない
しは複数個の入力信号は、それぞれ論理を構成するPM
OSFETとNMOSFET 、及びPMOSFETが
接続するバイポーラトランジスタのベース電荷を引抜く
NMOSFETのゲートに接続する。そこで、この3個
のFETを3段に積み重ね、各ゲートを直線で貫くよう
に配置すれば、ゲートをつなぐ配線が占める面積が小さ
くなるので、小さいセルレイアウト面積でこの回路をレ
イアウトすることができる。
しは複数個の入力信号は、それぞれ論理を構成するPM
OSFETとNMOSFET 、及びPMOSFETが
接続するバイポーラトランジスタのベース電荷を引抜く
NMOSFETのゲートに接続する。そこで、この3個
のFETを3段に積み重ね、各ゲートを直線で貫くよう
に配置すれば、ゲートをつなぐ配線が占める面積が小さ
くなるので、小さいセルレイアウト面積でこの回路をレ
イアウトすることができる。
以下、本発明の一実施例を第1図、第2図、第3図、第
4図により説明する。
4図により説明する。
第1図には、本発明によるNMOS引抜き型BiCMO
S論理回路のトランジスタ配置モデルが示されている。
S論理回路のトランジスタ配置モデルが示されている。
第2図には、NMOS引抜き型BiCMOS論理回路の
一例として4人力NOR論理の回路図が示されている。
一例として4人力NOR論理の回路図が示されている。
第3図及び第4図には、本発明の一実施例として、第2
図のNMOS引抜き型BiCMO5論理回路(4人力N
OR論理)のセルレイアウト図が示されている。
図のNMOS引抜き型BiCMO5論理回路(4人力N
OR論理)のセルレイアウト図が示されている。
NMOS引抜き型BiCMOS論理回路は、第2図に示
す様に、論理を構成するPMOSFET・・・1とNM
OSFET・・・2、及びトーテムポール接続したバイ
ポーラトランジスタ・・・5と6、及びバイポーラトラ
ンジスタのベース電荷を引抜< NMOSFET・・・
3と4より成る。4人力NOR論理の場合、外部と接続
するノードは、入力信号・・・11,12,13゜14
と、出力信号・・・15と、電源・・・20と、接地・
・・30であるゆ第2図において、入力信号・・・11
゜12.13.14に注目して見ると、各入力信号は、
論理を構成するPMOSFET・・・1とNMOSFE
T・・・2、及びPMOSFETが接続しているバイポ
ーラトランジスタ・・・5のベース電荷を引抜< NM
OSFET・・・3の各ゲートに接続していることが分
かる。これらのMOSFET・・・1,2.3のゲート
間を最適に接続するには、特にその配置順は制限しない
が、第1図で示す様に上から論理を構成するPMOSF
ET・・・1゜PMOSFETが接続するバイポーラト
ランジスタ・・・5のベース電荷を引抜< NMOSF
ET・・・3、論理を構成するNMOSFET・・・2
の順に各MO3FETを配置し、各MOSFET列・・
・1,2,3内のFET配置順をゲートのノードが等し
くなる様にし、入力信号・・・11゜12.13,14
力酊08FIミT列間で交差しない様にすればよい、こ
の時、バイポーラトランジスタ・・・5と6、及びNM
O3が接続するバイポーラトランジスタ・・・6のベー
ス電荷を引抜< NMOSFET・・・4の配置は、第
1図に制限されることなくどこに置いてもよい。
す様に、論理を構成するPMOSFET・・・1とNM
OSFET・・・2、及びトーテムポール接続したバイ
ポーラトランジスタ・・・5と6、及びバイポーラトラ
ンジスタのベース電荷を引抜< NMOSFET・・・
3と4より成る。4人力NOR論理の場合、外部と接続
するノードは、入力信号・・・11,12,13゜14
と、出力信号・・・15と、電源・・・20と、接地・
・・30であるゆ第2図において、入力信号・・・11
゜12.13.14に注目して見ると、各入力信号は、
論理を構成するPMOSFET・・・1とNMOSFE
T・・・2、及びPMOSFETが接続しているバイポ
ーラトランジスタ・・・5のベース電荷を引抜< NM
OSFET・・・3の各ゲートに接続していることが分
かる。これらのMOSFET・・・1,2.3のゲート
間を最適に接続するには、特にその配置順は制限しない
が、第1図で示す様に上から論理を構成するPMOSF
ET・・・1゜PMOSFETが接続するバイポーラト
ランジスタ・・・5のベース電荷を引抜< NMOSF
ET・・・3、論理を構成するNMOSFET・・・2
の順に各MO3FETを配置し、各MOSFET列・・
・1,2,3内のFET配置順をゲートのノードが等し
くなる様にし、入力信号・・・11゜12.13,14
力酊08FIミT列間で交差しない様にすればよい、こ
の時、バイポーラトランジスタ・・・5と6、及びNM
O3が接続するバイポーラトランジスタ・・・6のベー
ス電荷を引抜< NMOSFET・・・4の配置は、第
1図に制限されることなくどこに置いてもよい。
第1図のトランジスタ配置モデルに従って作画したセル
レイアウトの1例が第3図である。第3図に示す一実施
例は、Po1ySiWが1層、メタル層が1層と制限し
ている。このセルレイアウト例は、拡散層−101、P
olySi層−102、メタル第1層・・・103、P
olySi層または拡散層とメタル第1層をつなぐコン
タクトホール・・・105より成る。
レイアウトの1例が第3図である。第3図に示す一実施
例は、Po1ySiWが1層、メタル層が1層と制限し
ている。このセルレイアウト例は、拡散層−101、P
olySi層−102、メタル第1層・・・103、P
olySi層または拡散層とメタル第1層をつなぐコン
タクトホール・・・105より成る。
また、バイポーラトランジスタは、コレクタ端子の拡散
層およびメタル第1Plとのコンタクトホール・・・1
07、ベース端子のコンタクトホール・・・108、エ
ミッタ端子のコンタクトホール・・・109より成る。
層およびメタル第1Plとのコンタクトホール・・・1
07、ベース端子のコンタクトホール・・・108、エ
ミッタ端子のコンタクトホール・・・109より成る。
第3図に示すNMO9引抜き型BiCMOS論理回路の
ルイアウト例では、トランジスタの配置は第1図に示す
とおりである。各入力信号・・・11゜12.13,1
4は、MOSFET列・・・to 2.3を一直線で
通過している。またNMOSFETが接続するバイポー
ラトランジスタ・・・6のベース電荷を引抜くNMOS
FET・・・4は、論理を構成するNMOSFET・・
・2と拡散層を共有し、隣接して配置しである。バイポ
ーラトランジスタ・・・5と6は、MOSFETの右側
に配置しである。!!!源・・・20及び接地・・・3
0は、メタル第1層でそれぞれセルの一ヒ下辺を横方向
に通過している。出力端子・・・15は、メタル第1層
のセル内端子である。
ルイアウト例では、トランジスタの配置は第1図に示す
とおりである。各入力信号・・・11゜12.13,1
4は、MOSFET列・・・to 2.3を一直線で
通過している。またNMOSFETが接続するバイポー
ラトランジスタ・・・6のベース電荷を引抜くNMOS
FET・・・4は、論理を構成するNMOSFET・・
・2と拡散層を共有し、隣接して配置しである。バイポ
ーラトランジスタ・・・5と6は、MOSFETの右側
に配置しである。!!!源・・・20及び接地・・・3
0は、メタル第1層でそれぞれセルの一ヒ下辺を横方向
に通過している。出力端子・・・15は、メタル第1層
のセル内端子である。
第3図の実施例では、メタル層を1層に制限していたが
、メタル第2層をセルレイアウトで沌用可能にすれば、
セルレイアウト面積を更に小さくすることができる。第
4図は、メタル第2層を使用したセルレイアウトの1例
である。このレイアウト例では、メタル第2層・・・1
04とメタル第1層とメタル第2層をつなぐコンタクト
ホール・・・106の各層が、第3図のレイアウト例で
使用した層に追加される。
、メタル第2層をセルレイアウトで沌用可能にすれば、
セルレイアウト面積を更に小さくすることができる。第
4図は、メタル第2層を使用したセルレイアウトの1例
である。このレイアウト例では、メタル第2層・・・1
04とメタル第1層とメタル第2層をつなぐコンタクト
ホール・・・106の各層が、第3図のレイアウト例で
使用した層に追加される。
第4図のレイアウト例のトランジスタ配置も、第1図に
従っている。このレイアウト例は、第3図のレイアウト
例に対して、論理を構成するNMOSFET・・・2と
、NMOSFETが接続するバイポーラトランジスタ・
・・6、及びこのバイポーラトランジスタのベース電荷
を引抜< NMOSFET・・・4が縦方向に反転して
おり、接地・・・30がセル内を通過していることが異
なっている。また、接地・・・30がメタル第1層であ
るため、出力信号・・・15がメタル第2層となり、出
力端子がメタル第2層のセル内端子となる。
従っている。このレイアウト例は、第3図のレイアウト
例に対して、論理を構成するNMOSFET・・・2と
、NMOSFETが接続するバイポーラトランジスタ・
・・6、及びこのバイポーラトランジスタのベース電荷
を引抜< NMOSFET・・・4が縦方向に反転して
おり、接地・・・30がセル内を通過していることが異
なっている。また、接地・・・30がメタル第1層であ
るため、出力信号・・・15がメタル第2層となり、出
力端子がメタル第2層のセル内端子となる。
以上本発明を実施例に基づき具体的に説明したが、この
発明は上記実施例に限定されるものではなく、その要旨
を逸脱しない範囲で種々変更可能であることはいうまで
もない1例えば、本発明は1本ないしは複数本の入力信
号が、3種類のMOSFETのゲートに入力する回路の
セルレイアウトの方式であるので、これを1本ないしは
複数本の入力信号が、n種類のMOSFETのゲートに
入力する回路のセルレイアウトの方式に変更することが
可能である。このような、入力信号がn種類のMOSF
ETのゲートに入力するレイアウト例を、第5図、第6
図、第7図を用いて説明する。
発明は上記実施例に限定されるものではなく、その要旨
を逸脱しない範囲で種々変更可能であることはいうまで
もない1例えば、本発明は1本ないしは複数本の入力信
号が、3種類のMOSFETのゲートに入力する回路の
セルレイアウトの方式であるので、これを1本ないしは
複数本の入力信号が、n種類のMOSFETのゲートに
入力する回路のセルレイアウトの方式に変更することが
可能である。このような、入力信号がn種類のMOSF
ETのゲートに入力するレイアウト例を、第5図、第6
図、第7図を用いて説明する。
第5図には、本発明を適用することが可能なCMO3の
論理図が示されている。第5図で示した論理は、入力信
号・・・1001と1002を共通する2人力NAND
と2人力NORである第6図には、第5図で示したCM
O8論理の回路図が示されている。入力信号・・・10
01と1002は、NANDとPMOSFET ・・・
1011.NANDのNMOSFET・・・1012.
NORのPMOSFET・・・1013゜NOR(7)
NMQSFET−1014(7)4種類171 MOS
FET ニ入力している。第7図には、第5図で示した
CMO3論理を、本発明の要旨に従って作画したレイア
ウト例が示されている。このレイアウト例では、MOS
FET列が4段に積み重ねられ、入力信号・・・100
1と1002は、MOSFET列・・・1011,10
12゜1013.1014を一直線に通過している。出
力信号・・・1003,1004はメタル第1層でセル
内端子となっている。
論理図が示されている。第5図で示した論理は、入力信
号・・・1001と1002を共通する2人力NAND
と2人力NORである第6図には、第5図で示したCM
O8論理の回路図が示されている。入力信号・・・10
01と1002は、NANDとPMOSFET ・・・
1011.NANDのNMOSFET・・・1012.
NORのPMOSFET・・・1013゜NOR(7)
NMQSFET−1014(7)4種類171 MOS
FET ニ入力している。第7図には、第5図で示した
CMO3論理を、本発明の要旨に従って作画したレイア
ウト例が示されている。このレイアウト例では、MOS
FET列が4段に積み重ねられ、入力信号・・・100
1と1002は、MOSFET列・・・1011,10
12゜1013.1014を一直線に通過している。出
力信号・・・1003,1004はメタル第1層でセル
内端子となっている。
本発明によれば、NMOS引抜き型BiCMOS論理回
路のセルレイアウト面積を小さくすることができるので
、NMOS引抜き型BiCMOS論理回路を内蔵するL
Siの実装密度が高くなる効果がある。
路のセルレイアウト面積を小さくすることができるので
、NMOS引抜き型BiCMOS論理回路を内蔵するL
Siの実装密度が高くなる効果がある。
また、セル内の配線長が短くなるため配線抵抗を小さく
することができるので、1ゲート当りのNMOS抜引き
型BiCMOS論理回路の遅延時間を短かくする効果が
ある。
することができるので、1ゲート当りのNMOS抜引き
型BiCMOS論理回路の遅延時間を短かくする効果が
ある。
第1図は、本発明によるNMOS引抜き型BiCMOS
論理回路のトランジスタ配置モデルである。 第2図は、NMOS引抜き型BiCMOS論理回路例で
ある。第3図は、本発明の一実施例である。第4図は、
メタル第2R4を用いた本発明の一実施例である。第5
図は、本発明適用可能なCMO8論理の論理図である。 第6図は、第5図のCMO3論理の回路図である。第7
図は、第5図のCMOS論理に本発明を実施した例であ
る。 1・・・論理を構成するPMOSFET 、2・・・論
理を構成するNMOSFET 、3・・・PMOSFE
Tが接続するバイポーラトランジスタのベース電荷を引
抜<NMOSFET 、4・・・NMOSFETが接続
するバイポーラトランジスタのベース電荷を引抜<NM
OSFET 、 5・・・PMOSFETが接続するバ
イポーラトランジスタ、6・・・NMOSFETが接続
するバイポーラトランジスタ、11,12゜13.14
・・・入力信号、15・・・出力信号、20・・・電源
、30・・・接地、101・・・拡散層、102・・・
PolySi層、103・・・メタル第1層、104
・・・メタル第2)ciI、105・・・PolySi
層または拡散層とメタル第1層をつなぐコンタクトホー
ル、106・・・メタル第1層とメタル第2層をつなぐ
コンタクトホール、107・・・バイポーラトランジス
タのコレク夕端子の拡散層およびメタル第1層とのコン
タクトホール、108・・・バイポーラトランジスタの
ベース端子のコンタクトホール、109・・・バイポー
ラトランジスタのエミッタ端子のコンタクトホール、1
001.1002・・・入力信号、1003−・・出力
信号(NAND) 、1004・・・出力信号(NOR
)、1011・・・PMO3FI!T (N A N
D )、1012・・・NMO3FET (NAN
D) 、1013・・・PMOSFET (N OR)
、 1014 ・NMO3Fr:T(No R)。 第 / 目 第 3 の 第 5 目 第 i
論理回路のトランジスタ配置モデルである。 第2図は、NMOS引抜き型BiCMOS論理回路例で
ある。第3図は、本発明の一実施例である。第4図は、
メタル第2R4を用いた本発明の一実施例である。第5
図は、本発明適用可能なCMO8論理の論理図である。 第6図は、第5図のCMO3論理の回路図である。第7
図は、第5図のCMOS論理に本発明を実施した例であ
る。 1・・・論理を構成するPMOSFET 、2・・・論
理を構成するNMOSFET 、3・・・PMOSFE
Tが接続するバイポーラトランジスタのベース電荷を引
抜<NMOSFET 、4・・・NMOSFETが接続
するバイポーラトランジスタのベース電荷を引抜<NM
OSFET 、 5・・・PMOSFETが接続するバ
イポーラトランジスタ、6・・・NMOSFETが接続
するバイポーラトランジスタ、11,12゜13.14
・・・入力信号、15・・・出力信号、20・・・電源
、30・・・接地、101・・・拡散層、102・・・
PolySi層、103・・・メタル第1層、104
・・・メタル第2)ciI、105・・・PolySi
層または拡散層とメタル第1層をつなぐコンタクトホー
ル、106・・・メタル第1層とメタル第2層をつなぐ
コンタクトホール、107・・・バイポーラトランジス
タのコレク夕端子の拡散層およびメタル第1層とのコン
タクトホール、108・・・バイポーラトランジスタの
ベース端子のコンタクトホール、109・・・バイポー
ラトランジスタのエミッタ端子のコンタクトホール、1
001.1002・・・入力信号、1003−・・出力
信号(NAND) 、1004・・・出力信号(NOR
)、1011・・・PMO3FI!T (N A N
D )、1012・・・NMO3FET (NAN
D) 、1013・・・PMOSFET (N OR)
、 1014 ・NMO3Fr:T(No R)。 第 / 目 第 3 の 第 5 目 第 i
Claims (1)
- 【特許請求の範囲】 1、論理を構成するPMOSFETとNMOSFET、
及びトーテムポール接続したバイポーラトランジスタ、
及びバイポーラトランジスタのベース電荷を引抜くNM
OSFETから成るNMOS引抜き型BiCMOS論理
回路をレイアウトする時に、論理を構成するPMOSF
ETとNMOSFET、及びPMOSFETが接続する
バイポーラトランジスタのベース電荷を引抜くNMOS
FETを3段に積み重ねることを特徴とする半導体素子
のレイアウト方式。 2、上記のレイアウトをする時に、論理を構成するPM
OSFETとNMOSFET、及びPMOSFETが接
続するバイポーラトランジスタのベース電荷を引抜くN
MOSFETのゲートを直線で貫く様に配置することを
特徴とする特許請求の範囲第1項記載の半導体素子のレ
イアウト方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61239011A JP2574774B2 (ja) | 1986-10-09 | 1986-10-09 | 半導体素子のレイアウト方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61239011A JP2574774B2 (ja) | 1986-10-09 | 1986-10-09 | 半導体素子のレイアウト方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6394666A true JPS6394666A (ja) | 1988-04-25 |
JP2574774B2 JP2574774B2 (ja) | 1997-01-22 |
Family
ID=17038566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61239011A Expired - Fee Related JP2574774B2 (ja) | 1986-10-09 | 1986-10-09 | 半導体素子のレイアウト方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2574774B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5939060A (ja) * | 1982-08-27 | 1984-03-03 | Hitachi Ltd | 半導体集積回路装置 |
JPS61224519A (ja) * | 1985-03-28 | 1986-10-06 | Toshiba Corp | 論理回路 |
JPS61225924A (ja) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | インバ−タ回路 |
-
1986
- 1986-10-09 JP JP61239011A patent/JP2574774B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5939060A (ja) * | 1982-08-27 | 1984-03-03 | Hitachi Ltd | 半導体集積回路装置 |
JPS61224519A (ja) * | 1985-03-28 | 1986-10-06 | Toshiba Corp | 論理回路 |
JPS61225924A (ja) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | インバ−タ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2574774B2 (ja) | 1997-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5079614A (en) | Gate array architecture with basic cell interleaved gate electrodes | |
US5923060A (en) | Reduced area gate array cell design based on shifted placement of alternate rows of cells | |
US4602270A (en) | Gate array with reduced isolation | |
US5444275A (en) | Radial gate array cell | |
JPH0851353A (ja) | BiCMOSおよびCMOSゲートアレイ用の基本セル | |
US6967361B2 (en) | Sea-of-cells array of transistors | |
US7257779B2 (en) | Sea-of-cells array of transistors | |
US20020020857A1 (en) | Gate array layout for interconnect | |
US5343058A (en) | Gate array bases with flexible routing | |
US6868001B2 (en) | Semiconductor memory device | |
JPH0831578B2 (ja) | マスタ−スライス方式のゲ−トアレ−半導体集積回路装置 | |
JPH10116916A (ja) | 集積回路形成用セルおよびその作製方法 | |
WO1993026044A1 (en) | Symmetrical multi-layer metal logic array with continuous substrate taps | |
JPS6394666A (ja) | 半導体素子のレイアウト方式 | |
IE57450B1 (en) | Cmos cell constructions | |
JPS639132A (ja) | マスタ−スライス型半導体集積回路装置 | |
JPS6271258A (ja) | 半導体集積回路装置 | |
JP3474266B2 (ja) | シングルポート型sram | |
Su et al. | Optimal gate-matrix layout of CMOS functional cells | |
JPH0312963A (ja) | ゲートアレイ | |
JPH0774252A (ja) | 半導体集積回路 | |
JPS62226642A (ja) | プログラマブルロジツクアレイ | |
JPS62224042A (ja) | 半導体集積回路装置 | |
WO1992002957A1 (en) | Semiconductor device | |
JPH0629500A (ja) | マスタスライス型半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |