JPS6394661A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6394661A JPS6394661A JP61240006A JP24000686A JPS6394661A JP S6394661 A JPS6394661 A JP S6394661A JP 61240006 A JP61240006 A JP 61240006A JP 24000686 A JP24000686 A JP 24000686A JP S6394661 A JPS6394661 A JP S6394661A
- Authority
- JP
- Japan
- Prior art keywords
- anisotropic conductive
- conductive film
- film
- semiconductor chips
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000005520 cutting process Methods 0.000 claims description 6
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 229920001169 thermoplastic Polymers 0.000 claims description 2
- 239000004416 thermosoftening plastic Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 4
- 239000011521 glass Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 229920005992 thermoplastic resin Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229920000049 Carbon (fiber) Polymers 0.000 description 1
- 101000941926 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) Carboxypeptidase Y inhibitor Proteins 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004917 carbon fiber Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く産業上の利用分野〉
この発明は、半導体チップを積層した構造の半導体装置
に関する。
に関する。
く従来の技術〉
集積回路（以下ＩＣという）の集積度は急速度で向上し
ており、今後も一層の高集積化が求められるのは必然の
動きである。しかし、微細加工技術にも限界があるため
、ＩＣ設計の基準寸法を変えることなくＩＣの高集積化
と高性能化を可能とするものとして、三次元ＩＣが出現
した。この三次元ＩＣは、一般にモノリシックタイプと
ハイブリッドタイプに分けられる。前者は同一基板１−
にＳＯＩ技術により半導体層を繰り返し形成するもので
あるが、まだ解決を要する課題が数多く残されている。
ており、今後も一層の高集積化が求められるのは必然の
動きである。しかし、微細加工技術にも限界があるため
、ＩＣ設計の基準寸法を変えることなくＩＣの高集積化
と高性能化を可能とするものとして、三次元ＩＣが出現
した。この三次元ＩＣは、一般にモノリシックタイプと
ハイブリッドタイプに分けられる。前者は同一基板１−
にＳＯＩ技術により半導体層を繰り返し形成するもので
あるが、まだ解決を要する課題が数多く残されている。
一方、後者は二次元ＩＣを積み重ねるもので、技術上の
問題が少ないため実用化が比較的容易であり、２個のデ
バイスを７リツプチツプ方式で貼り合わせたものが実用
化されている。しｈ化、一般の７リツプチツプ方式では
、電極の接続ピッチは最小でも２００μ−程度が限界で
あり、素子レベルの高密度な電極の接続は困難であった
。
問題が少ないため実用化が比較的容易であり、２個のデ
バイスを７リツプチツプ方式で貼り合わせたものが実用
化されている。しｈ化、一般の７リツプチツプ方式では
、電極の接続ピッチは最小でも２００μ−程度が限界で
あり、素子レベルの高密度な電極の接続は困難であった
。
〈発明が解決しようとする問題点〉
この発明はこのような問題点に着目し、高密度な電気的
接続の可能な新しいハイブリッドタイプの三次元ＩＣを
提供することを目的としてなされたものである。
接続の可能な新しいハイブリッドタイプの三次元ＩＣを
提供することを目的としてなされたものである。
く間ｍ点を解決するための手段〉
上述の目的を達成するために、この発明では、絶縁性フ
ィルム上に微細ピッチのストライプ配線を形成し、この
フィルムを複数層重ねて相互に接着した後、ストライプ
配線の方向に対して直角にフィルム状に切断することに
よって！１２造した異方性導電フィルムの両面に、半導
体チップをその接続用電極が異方性導電フィルムの面に
向くように位置合わせしてそれぞれ積層し、入力性導電
フィルムのストライプ配線を介して両面の半導体チップ
間を電気的に接続するようにして〜する。
ィルム上に微細ピッチのストライプ配線を形成し、この
フィルムを複数層重ねて相互に接着した後、ストライプ
配線の方向に対して直角にフィルム状に切断することに
よって！１２造した異方性導電フィルムの両面に、半導
体チップをその接続用電極が異方性導電フィルムの面に
向くように位置合わせしてそれぞれ積層し、入力性導電
フィルムのストライプ配線を介して両面の半導体チップ
間を電気的に接続するようにして〜する。
く作用〉
異方性導電フィルムの両面にｆｒｔＷされた半導体チッ
プは、その接続用電極の間が異方性導電フィルムのスト
ライプ配線を介しで接続される。そしてストライプ配線
を微細なピッチで形成することは比較的容易であるので
、接続用電極のピッチを小さくすることが可能となり、
半導体装置の高密度化が実現される。
プは、その接続用電極の間が異方性導電フィルムのスト
ライプ配線を介しで接続される。そしてストライプ配線
を微細なピッチで形成することは比較的容易であるので
、接続用電極のピッチを小さくすることが可能となり、
半導体装置の高密度化が実現される。
〈実施例〉
次に図示の実施例について説明する。
ｔｊＳＨＸｌｌここの発明によるノ１イプリ・７ドタイ
プの三次元ＩＣＩの一実施例の断面図を示す。２は異方
性導電フィルム、３はこの異方性導電フィルム２の内部
にその面に直角な方向に互いに独立して形成されている
無数のストライプ配線、４ａ、４ｂはそれぞれ対応する
位置に所定の数だけの接続用電ｉ５ａ、５ｂを有する半
導体チップであり、半導体チップ４ａ、４ｂはその接続
用？ｌ極５ａ、５ｂを異方性導電フィルム２の面に向け
て位置合わせし、熱圧着や機械的な圧力を加えることに
よって異方性導電フィルム２の両面にそれぞれ積層され
ている。これｔ二より、互いに対応する各接続用？ｌ極
５ａ、５ｂはストライプ配置１ａ３を介して相互に接続
されることになる。
プの三次元ＩＣＩの一実施例の断面図を示す。２は異方
性導電フィルム、３はこの異方性導電フィルム２の内部
にその面に直角な方向に互いに独立して形成されている
無数のストライプ配線、４ａ、４ｂはそれぞれ対応する
位置に所定の数だけの接続用電ｉ５ａ、５ｂを有する半
導体チップであり、半導体チップ４ａ、４ｂはその接続
用？ｌ極５ａ、５ｂを異方性導電フィルム２の面に向け
て位置合わせし、熱圧着や機械的な圧力を加えることに
よって異方性導電フィルム２の両面にそれぞれ積層され
ている。これｔ二より、互いに対応する各接続用？ｌ極
５ａ、５ｂはストライプ配置１ａ３を介して相互に接続
されることになる。
第２図は半導体チップ４ａ、４ｂを積層する萌の異方性
導電フィルム２の断面を示している。
導電フィルム２の断面を示している。
Ｐｔ５ｓ図は別の実施例による三次元ＩＣＩＩの断面図
を示す。この実施例では、異方性導？！！フィルム２の
表面の所定個所に配＃ａ６を形成し、これを外部への導
出用電極としたものであり、他の部分は第１図のものと
同様である。第４図は半導体チンプ４ａ、４ｂｆ！−積
層する前の異方性導電フィルム２の新面を示している。
を示す。この実施例では、異方性導？！！フィルム２の
表面の所定個所に配＃ａ６を形成し、これを外部への導
出用電極としたものであり、他の部分は第１図のものと
同様である。第４図は半導体チンプ４ａ、４ｂｆ！−積
層する前の異方性導電フィルム２の新面を示している。
上述のような構造において、異方性導電フィルム２の材
料が熱可塑性樹脂の場合には、熱圧着によって両チップ
４ａ＋４ｂは異方性導電フィルム２の面に密着し、異方
性導電フィルム２がチップ４ａ、４ｂに対する環境保護
膜としても機能し、信頼性の向上に大きく貢献する。ま
た異方性導電フィルム２が熱可塑性樹脂でない場合でも
、機械的な圧力を加え、あるいは心変に応じて接着耐を
併用することにより、チップ４ａ、４ｂと異方性導電フ
ィルム２とは完全に接着される。
料が熱可塑性樹脂の場合には、熱圧着によって両チップ
４ａ＋４ｂは異方性導電フィルム２の面に密着し、異方
性導電フィルム２がチップ４ａ、４ｂに対する環境保護
膜としても機能し、信頼性の向上に大きく貢献する。ま
た異方性導電フィルム２が熱可塑性樹脂でない場合でも
、機械的な圧力を加え、あるいは心変に応じて接着耐を
併用することにより、チップ４ａ、４ｂと異方性導電フ
ィルム２とは完全に接着される。
次に、三次元■Ｃ１あるいは１１の形成に用いられる異
方性導電フィルム２について述べる。
方性導電フィルム２について述べる。
この異方性導電フィルム２に対応する従来技術としては
、第７図の（ａ）に示すシリコーンゴム２１中に金属＠
＃ａ２２を埋め込んだ構造のもの、あるいは、第７図の
（ｂ）ｌこ示す絶縁性ゴム２３と導電性ゴム２４を層状
に積み重ねた構造のもの等のエラスティックコネクタや
、第７［”＜Ｉ（Ｃ）に示すような絶縁性ゴム２５に金
属粒子２６を分散させたホットプレスタイプの異方性導
電フィルム等が開発されている。
、第７図の（ａ）に示すシリコーンゴム２１中に金属＠
＃ａ２２を埋め込んだ構造のもの、あるいは、第７図の
（ｂ）ｌこ示す絶縁性ゴム２３と導電性ゴム２４を層状
に積み重ねた構造のもの等のエラスティックコネクタや
、第７［”＜Ｉ（Ｃ）に示すような絶縁性ゴム２５に金
属粒子２６を分散させたホットプレスタイプの異方性導
電フィルム等が開発されている。
しかし、前者のエラスティックコネクタの場合は、接続
ピッチは２００μ論程度が限界であり、ｆ＆者の異方性
導電フィルムの場合でも、１５０μｍ程度が限界であっ
て、いずれもより微細なピッチによる接続は困難である
。また接続抵抗に関しても、前者は接圧に大きく依存し
、後者の場合もカーボン繊維間の接触状態によって大き
く変化して、非常に不安定である。
ピッチは２００μ論程度が限界であり、ｆ＆者の異方性
導電フィルムの場合でも、１５０μｍ程度が限界であっ
て、いずれもより微細なピッチによる接続は困難である
。また接続抵抗に関しても、前者は接圧に大きく依存し
、後者の場合もカーボン繊維間の接触状態によって大き
く変化して、非常に不安定である。
これに対して、この発明における異方性導電フィルムは
、熱可塑性あるいは熱硬化性の絶縁性フィルム上に十数
μｍから数十μｌの微細ピッチのストライプ配線を形成
し、このフィルムを複数層重ねて相互に接着した後、ス
トライプ配線の方向に対して直角にフィルム状に切断す
ることによって得られるのであり、高密度且つ安定した
接続が可能なものである。ここで絶縁性フィルムとして
熱可塑性樹脂を用いた場合には、形成された異方性導電
フィルムはホットプレスタイプのコネクタとなる。また
熱可塑性樹脂の絶縁性フィルムを用いた場合でも、フィ
ルムを重ねる際に接着層を介して熱圧着することにより
、異方性導電フィルムを製作することができる。虫だ使
用する配線材料としては、Ａ Ｉ ＋ Ａ ｕ ＋ Ｔ
ｉ ＋ Ｃｕ ！！？の、フィルムとの密着性がよい
ものなら特に限定されない。
、熱可塑性あるいは熱硬化性の絶縁性フィルム上に十数
μｍから数十μｌの微細ピッチのストライプ配線を形成
し、このフィルムを複数層重ねて相互に接着した後、ス
トライプ配線の方向に対して直角にフィルム状に切断す
ることによって得られるのであり、高密度且つ安定した
接続が可能なものである。ここで絶縁性フィルムとして
熱可塑性樹脂を用いた場合には、形成された異方性導電
フィルムはホットプレスタイプのコネクタとなる。また
熱可塑性樹脂の絶縁性フィルムを用いた場合でも、フィ
ルムを重ねる際に接着層を介して熱圧着することにより
、異方性導電フィルムを製作することができる。虫だ使
用する配線材料としては、Ａ Ｉ ＋ Ａ ｕ ＋ Ｔ
ｉ ＋ Ｃｕ ！！？の、フィルムとの密着性がよい
ものなら特に限定されない。
このような異方性導電フィルムの製造工程の一例を第５
図に示す。
図に示す。
先ず、ガラス板１４上にポリイミドをコーティングして
半硬化状態とし、あるいは熱可塑性樹脂をコーティング
して、厚さ数μ１１１〜２０μ鴎の絶縁性フィルム１５
を形成する［第５図（、）］、次いで、２μ輪程度にＡ
Ｉ膜を蒸着によって形成し、７オトリソ技術を使って１
０μｍピッチ程度のストライプ配線１６を形成する［Ｐ
ｔ５５図（ｂ）］、次に、絶縁性フィルム１５を〃ラス
板１４から剥がし、第５図（ｃ）のようにストライプ配
＃ｆＡ１６の方向を揃えて複数層重ねて熱圧着する。そ
して、Ｐｔ５５図（ｄ）に示すようにストライブ配ａ１
６に直角な方向に厚さ１０μ−〜数十μ−のフィルム状
に切断する。こうして無数のストライブ配＃ｉ１６がフ
ィルムの面に直角な方向に規則正しく並んだ異方性導電
フィルム２が得られるのである。尚、第５図（ｄ）のス
トライプ配＃ａ１６は、第１図乃至第４図のストライプ
配線３に相当するものである。
半硬化状態とし、あるいは熱可塑性樹脂をコーティング
して、厚さ数μ１１１〜２０μ鴎の絶縁性フィルム１５
を形成する［第５図（、）］、次いで、２μ輪程度にＡ
Ｉ膜を蒸着によって形成し、７オトリソ技術を使って１
０μｍピッチ程度のストライプ配線１６を形成する［Ｐ
ｔ５５図（ｂ）］、次に、絶縁性フィルム１５を〃ラス
板１４から剥がし、第５図（ｃ）のようにストライプ配
＃ｆＡ１６の方向を揃えて複数層重ねて熱圧着する。そ
して、Ｐｔ５５図（ｄ）に示すようにストライブ配ａ１
６に直角な方向に厚さ１０μ−〜数十μ−のフィルム状
に切断する。こうして無数のストライブ配＃ｉ１６がフ
ィルムの面に直角な方向に規則正しく並んだ異方性導電
フィルム２が得られるのである。尚、第５図（ｄ）のス
トライプ配＃ａ１６は、第１図乃至第４図のストライプ
配線３に相当するものである。
第６図は絶縁性フィルムが熱硬化性の場合の例であり、
ｆｊＳ５図（ａ）において、ガラス板１４上にコーティ
ングしたポリイミドを硬化させて絶縁性フィルム１５と
し、これに２μ論程度にＡＩ膜を蒸着によって形成し、
７オトリソ技術を使って１０μｍピッチ程度のストライ
プ配ｍ１６を形成する［第５図（ｂ）］。
ｆｊＳ５図（ａ）において、ガラス板１４上にコーティ
ングしたポリイミドを硬化させて絶縁性フィルム１５と
し、これに２μ論程度にＡＩ膜を蒸着によって形成し、
７オトリソ技術を使って１０μｍピッチ程度のストライ
プ配ｍ１６を形成する［第５図（ｂ）］。
これをガラス板１４から剥がして第６図（ａ）のように
ストライプ配ｊＱ１６の方向を揃え、接着層１７と交互
に複数層重ねて熱圧着する。そして、第６図（ｂ）に示
すようにストライプ配線１６に直角な方向に厚さ１０μ
ｌｆｉ〜数十μ印のフィルム状に切断する。これにより
、無数のストライプ配線１６（すなわち３）がフィルム
の面に直角な方向に規則正しく並んだ異方性導電フィル
ム２が得られるのである。
ストライプ配ｊＱ１６の方向を揃え、接着層１７と交互
に複数層重ねて熱圧着する。そして、第６図（ｂ）に示
すようにストライプ配線１６に直角な方向に厚さ１０μ
ｌｆｉ〜数十μ印のフィルム状に切断する。これにより
、無数のストライプ配線１６（すなわち３）がフィルム
の面に直角な方向に規則正しく並んだ異方性導電フィル
ム２が得られるのである。
尚、これらの実施例で用いられているガラス板１４は、
絶縁性フィルム作成時の支持台の役割を果たすものであ
り、必要がなければ用いなくてもよ又、！ｌ’ｌ１図及
び第３図の実施例では、半導体チップ４ａ、４ｂは同一
サイズとして説明しているが、この発明によれば、異な
ったサイズのチップを貼り合わせてハイプリントタイプ
の三次元ＩＣを構成することももちろん可能である。
絶縁性フィルム作成時の支持台の役割を果たすものであ
り、必要がなければ用いなくてもよ又、！ｌ’ｌ１図及
び第３図の実施例では、半導体チップ４ａ、４ｂは同一
サイズとして説明しているが、この発明によれば、異な
ったサイズのチップを貼り合わせてハイプリントタイプ
の三次元ＩＣを構成することももちろん可能である。
〈発明の効果〉
上述の実施例から明らかなように、この発明は、絶縁性
フィルム上に微細ピッチのストライプ配線を形成し、こ
のフィルムを複数層重ねて相互に接着した後、ストライ
プ配線の方向に対して直角にフィルム状に切断すること
によって製造した異方性導電フィルムを用い、この異方
性導？ｌ！フィルムの両面に半導体チップを積層し、異
方性導電フィルムのストライプ配線を介して両面の半導
体チップ間を電気的に接続するようにしたものであり、
異方性導電フィルム内のストライプ配線を微細なとノチ
で形成することが比較的ｔ−易であるので、接続用１凧
のピッチを小さくすることが可能となり、半導体装置の
高密度化が実現される。
フィルム上に微細ピッチのストライプ配線を形成し、こ
のフィルムを複数層重ねて相互に接着した後、ストライ
プ配線の方向に対して直角にフィルム状に切断すること
によって製造した異方性導電フィルムを用い、この異方
性導？ｌ！フィルムの両面に半導体チップを積層し、異
方性導電フィルムのストライプ配線を介して両面の半導
体チップ間を電気的に接続するようにしたものであり、
異方性導電フィルム内のストライプ配線を微細なとノチ
で形成することが比較的ｔ−易であるので、接続用１凧
のピッチを小さくすることが可能となり、半導体装置の
高密度化が実現される。
従って、この発明によれば、実装審度の飛躍的な向上、
配＃ａ艮の短縮による動作速度の向上、機能、材質、製
造プロセス等の異なる千ンフ゛を！ｊ１み合わせること
による代能性の向上環、多くの効果がＭ待されるのであ
る。
配＃ａ艮の短縮による動作速度の向上、機能、材質、製
造プロセス等の異なる千ンフ゛を！ｊ１み合わせること
による代能性の向上環、多くの効果がＭ待されるのであ
る。
第１Ｉ７Ｉは、この発明の一実施例の断面図、第２図は
、同実施例に用いる異方性導電フィルムの断面図、 第３図は、他の実施例の断面図、 第４図は、同上実施例に用いる異方性導電フィルムの断
面図、 第５図（ａ）乃至第５図（ｄ）は、それぞれ異方性導電
フィルムの製造工程の一例を示す図、ｍ６図（ａ）及び
ｆ５６図（ｂ）は、それぞれ異方性導電フィルムの製造
工程の他の一例を示す図、第７図（ａ）乃至第７図（ｃ
）は、それぞれこの発明の異方性導電フィルムに対応す
る従来例の断面図である。 １．１１・・・三次元ＩＣ（半導体装０？）、２・・・
異方性導電フィルム 、 ３．１６・・・ストライプ配線 、 ４ａ、４ｂ・・・半導体チップ 、５ａ、５ｂ・・・接
続用電極６・・・配Ｍ（導出用１礪）、１５・・・絶縁
性フィルム１７・・・接；ａ層
、同実施例に用いる異方性導電フィルムの断面図、 第３図は、他の実施例の断面図、 第４図は、同上実施例に用いる異方性導電フィルムの断
面図、 第５図（ａ）乃至第５図（ｄ）は、それぞれ異方性導電
フィルムの製造工程の一例を示す図、ｍ６図（ａ）及び
ｆ５６図（ｂ）は、それぞれ異方性導電フィルムの製造
工程の他の一例を示す図、第７図（ａ）乃至第７図（ｃ
）は、それぞれこの発明の異方性導電フィルムに対応す
る従来例の断面図である。 １．１１・・・三次元ＩＣ（半導体装０？）、２・・・
異方性導電フィルム 、 ３．１６・・・ストライプ配線 、 ４ａ、４ｂ・・・半導体チップ 、５ａ、５ｂ・・・接
続用電極６・・・配Ｍ（導出用１礪）、１５・・・絶縁
性フィルム１７・・・接；ａ層
Claims (1)
- 【特許請求の範囲】 １、絶縁性フィルム上に微細ピッチのストライプ配線を
形成し、このフィルムを複数層重ねて相互に接着した後
、ストライプ配線の方向に対して直角にフィルム状に切
断することによって製造した異方性導電フィルムの両面
に、半導体チップをその接続用電極が異方性導電フィル
ムの面に向くように位置合わせしてそれぞれ積層し、異
方性導電フィルムのストライプ配線を介して両面の半導
体チップ間を電気的に接続したことを特徴とする半導体
装置。 ２、異方性導電フィルムの表面に配線を形成し、この配
線を外部への導出用電極とした特許請求の範囲第１項記
載の半導体装置。 ３、異方性導電フィルムが、絶縁性フィルムの熱可塑性
を利用して相互に熱圧着した後フィルム状に切断して得
られたものである特許請求の範囲第１項または第２項記
載の半導体装置。 ４、異方性導電フィルムが、熱可塑性でない絶縁性フィ
ルムを接着層を介して相互に接着した後フィルム状に切
断して得られたものである特許請求の範囲第１項または
第２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61240006A JPS6394661A (ja) | 1986-10-08 | 1986-10-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61240006A JPS6394661A (ja) | 1986-10-08 | 1986-10-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6394661A true JPS6394661A (ja) | 1988-04-25 |
| JPH0531828B2 JPH0531828B2 (ja) | 1993-05-13 |
Family
ID=17053061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61240006A Granted JPS6394661A (ja) | 1986-10-08 | 1986-10-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6394661A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133637A (en) * | 1997-01-24 | 2000-10-17 | Rohm Co., Ltd. | Semiconductor device having a plurality of semiconductor chips |
-
1986
- 1986-10-08 JP JP61240006A patent/JPS6394661A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0531828B2 (ja) | 1993-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020070463A1 (en) | Composite bump bonding | |
| JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
| CN112752429B (zh) | 多层线路板及其制作方法 | |
| CN1329977C (zh) | 生产多芯片模块的方法和多芯片模块 | |
| US11688553B2 (en) | Multilayer coil and method for manufacturing the same | |
| JPS63142663A (ja) | 半導体装置とその製造方法 | |
| JPS6394661A (ja) | 半導体装置 | |
| US20230017445A1 (en) | Scalable Extreme Large Size Substrate Integration | |
| TWI245354B (en) | Flexible circuit board, method for making the same, flexible multi-layer wiring circuit board, and method for making the same | |
| JP2000340037A (ja) | 異方性導電膜及びその製造方法 | |
| JPH0371570A (ja) | 導電用結合剤および導電接続構造 | |
| JPS59194460A (ja) | 半導体装置 | |
| JPH0425166A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3399808B2 (ja) | 多層チップの組み立て方法 | |
| JP2830734B2 (ja) | 配線基板とその製造方法 | |
| JP3225351B2 (ja) | 半導体装置 | |
| IE34642B1 (en) | Improvements in or relating to the fabrication of electrical circuit devices | |
| JP4102384B2 (ja) | 積層構造を備えた導電材料 | |
| JPS6149499A (ja) | フレキシブル多層配線基板 | |
| JP2898706B2 (ja) | 多層配線基板およびその製造方法 | |
| CN111081563A (zh) | 一种多层膜rf射频器件及其制造方法 | |
| JPH01265595A (ja) | 積層回路基板の製造方法 | |
| JPH04109568A (ja) | 電気回路部材 | |
| JP3149083B2 (ja) | 導電用結合剤および導電接続構造 | |
| JP2532486Y2 (ja) | 半導体装置 |