JPS6390822A - ｎ型半導体物体にｐ型ドープ区域を作る方法 - Google Patents
ｎ型半導体物体にｐ型ドープ区域を作る方法Info
- Publication number
- JPS6390822A JPS6390822A JP62242421A JP24242187A JPS6390822A JP S6390822 A JPS6390822 A JP S6390822A JP 62242421 A JP62242421 A JP 62242421A JP 24242187 A JP24242187 A JP 24242187A JP S6390822 A JPS6390822 A JP S6390822A
- Authority
- JP
- Japan
- Prior art keywords
- hollow body
- dopant
- semiconductor
- diffusion
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000000034 method Methods 0.000 title claims description 30
- 238000009792 diffusion process Methods 0.000 claims description 35
- 239000002019 doping agent Substances 0.000 claims description 24
- 239000010453 quartz Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 239000011247 coating layer Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 claims description 5
- 229920001296 polysiloxane Polymers 0.000 claims description 5
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000000576 coating method Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 230000035515 penetration Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005496 tempering Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/965—Shaped junction formation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Light Receiving Elements (AREA)
- Led Devices (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体物体を少くとも１つのドブ物質源と
並べて石英中空体に入れて排気した後特定の拡散時間の
間特定の拡散温度に保持することにより、ｎ型半導体物
体５内にアルミニウムをドーパントとしてｐ型ドープ半
導体区域を作る方法に関するものである。
並べて石英中空体に入れて排気した後特定の拡散時間の
間特定の拡散温度に保持することにより、ｎ型半導体物
体５内にアルミニウムをドーパントとしてｐ型ドープ半
導体区域を作る方法に関するものである。
この種の方法の一例は文献「ジャーナル・オプ・エレク
トロケミカル・ソサイエテイ（Ｊ、Ｅｌｅｃｔｒｏｃｈ
ｅ＋＊ Ｓｏｃ、） Ｊ １２５、（６）１９７８年、
９５７−９６２頁に記載され公知である。この公知方法
では多数の円板状半導体物体がドープ物質源としての多
数のアルミニウム・ブロックと共に石英管に入れられ、
真空ポンプによって少くとも１０−”Ｔｏｒｒまで排気
される０次いで拡散炉を排気された石英管をかこむよう
に移動させ、特定の時間例えば１１５０℃の拡散温度に
保持する。しかしこの方法では、拡散中石英管が発生し
たアルミニウムの蒸気に作用してアルミニウムの分圧を
低下させることを防止するため石英管の内壁面を非活性
化しなければならないという欠点がある。そのため多数
のドープ物質源を石英管に入れ、予備排気した後約１２
０分間１１００℃の温度に保持してドープ物質源から発
生した／１分子により石英管の内壁にパッジベージジン
層を形成させるという追加工程段が必要となる。
トロケミカル・ソサイエテイ（Ｊ、Ｅｌｅｃｔｒｏｃｈ
ｅ＋＊ Ｓｏｃ、） Ｊ １２５、（６）１９７８年、
９５７−９６２頁に記載され公知である。この公知方法
では多数の円板状半導体物体がドープ物質源としての多
数のアルミニウム・ブロックと共に石英管に入れられ、
真空ポンプによって少くとも１０−”Ｔｏｒｒまで排気
される０次いで拡散炉を排気された石英管をかこむよう
に移動させ、特定の時間例えば１１５０℃の拡散温度に
保持する。しかしこの方法では、拡散中石英管が発生し
たアルミニウムの蒸気に作用してアルミニウムの分圧を
低下させることを防止するため石英管の内壁面を非活性
化しなければならないという欠点がある。そのため多数
のドープ物質源を石英管に入れ、予備排気した後約１２
０分間１１００℃の温度に保持してドープ物質源から発
生した／１分子により石英管の内壁にパッジベージジン
層を形成させるという追加工程段が必要となる。
〔発明が解決しようとする問題点］
この発明の目的は、冒頭に挙げた方法を改良して拡散形
成されたｐ壁領域の縁端部分においての高いドーピング
濃度と短い真空中拡散時間とが特別のパッシベーション
工程段を追加することなく達成されるようにすることで
ある。
成されたｐ壁領域の縁端部分においての高いドーピング
濃度と短い真空中拡散時間とが特別のパッシベーション
工程段を追加することなく達成されるようにすることで
ある。
この目的は特許請求の第１項に特徴として挙げた工程と
することによって達成される。
することによって達成される。
この発明によって達成される利点は、予め石英中空体の
パッシベーションを行うことなく短い拡散時間が可能に
なると共に補助のドーパントとしてホウ素を使用するこ
とによりｐ型半導体区域形成用のドーパントの半導体物
体内の縁端部濃度を充分高くして表面側の金属電極によ
るｐ型半導体区域への接触が問題無く行われることであ
る。
パッシベーションを行うことなく短い拡散時間が可能に
なると共に補助のドーパントとしてホウ素を使用するこ
とによりｐ型半導体区域形成用のドーパントの半導体物
体内の縁端部濃度を充分高くして表面側の金属電極によ
るｐ型半導体区域への接触が問題無く行われることであ
る。
特許請求の範囲第２項乃至第５項にはこの発明の有利な
実施態様が示されている。
実施態様が示されている。
以下図面についてこの発明を更に詳細に説明する。
第１図に図式的に示した拡散装置は真空ポンプ１に連結
され、移動可能の拡散炉３によって加熱される石英管２
を含む。石英管２の内部には多数のｎ型ドープシリコン
半導体円板５を収容するシリコン中空体４が入れられて
いる。この円板５にＰ型半導体区域が拡散によって作ら
れる。中空体４は中空円筒とし、その側壁を上下のシリ
コン半円筒６で構成するのが有利である。両生円筒の接
合面は破線７で示される。中空円筒の両端面にはシリコ
ンの閉鎖円板８．９が設けられ、シリコン半円筒６に取
外し可能に結合される。中空体４は石英管２内でロール
１１の上に乗せられ、長軸方向に移動可能である。石英
管２の終端面の閉鎖板１２を取外すと、中空体４を石英
管２から引き出すことができる。上方の半円筒６は取外
し可能であるから、ｎ型ドープされた半導体円板５を下
側の半円筒６のスリット形の溝に差し込むことができる
。
され、移動可能の拡散炉３によって加熱される石英管２
を含む。石英管２の内部には多数のｎ型ドープシリコン
半導体円板５を収容するシリコン中空体４が入れられて
いる。この円板５にＰ型半導体区域が拡散によって作ら
れる。中空体４は中空円筒とし、その側壁を上下のシリ
コン半円筒６で構成するのが有利である。両生円筒の接
合面は破線７で示される。中空円筒の両端面にはシリコ
ンの閉鎖円板８．９が設けられ、シリコン半円筒６に取
外し可能に結合される。中空体４は石英管２内でロール
１１の上に乗せられ、長軸方向に移動可能である。石英
管２の終端面の閉鎖板１２を取外すと、中空体４を石英
管２から引き出すことができる。上方の半円筒６は取外
し可能であるから、ｎ型ドープされた半導体円板５を下
側の半円筒６のスリット形の溝に差し込むことができる
。
この発明の１つの実施態様では円板５におけるｐ型ドー
プ半導体区域の形成は次のように行われる。アルミニウ
ムの粉末又はテープを入れたＡ Ｉｌｔ０、るつぼ１３
．１４とホウ素粉末を入れたるつぼ１５．１６を下側の
半円筒６内に置く。その際るつぼ１３乃至１６は半円筒
６の全長に亘ってできるだけ一様に分布させる。次いで
上方の半円、筒６を置いて中空円筒４を閉じ、石英管２
に押し込み終＠′Ｆｉ１２で閉鎖する。石英管２をＩ
Ｑ −”Ｔｏｒｒ以下の残留圧まで排気した後拡散炉３
を図示の位置まで移動させ、加熱体４の両端から同じ寸
法だけはみ出すようにする。続いて半導体板５を所定の
拡散時間例えば４時間の間所定の拡ＩＰ１．温度例えば
工０５０°Ｃに加熱し、ドーパントとしてのＡ１とＢを
ドーピングマスクで覆われていない半導体板５の部分に
拡散させ、そこにｐ型半導体区域を形成する。
プ半導体区域の形成は次のように行われる。アルミニウ
ムの粉末又はテープを入れたＡ Ｉｌｔ０、るつぼ１３
．１４とホウ素粉末を入れたるつぼ１５．１６を下側の
半円筒６内に置く。その際るつぼ１３乃至１６は半円筒
６の全長に亘ってできるだけ一様に分布させる。次いで
上方の半円、筒６を置いて中空円筒４を閉じ、石英管２
に押し込み終＠′Ｆｉ１２で閉鎖する。石英管２をＩ
Ｑ −”Ｔｏｒｒ以下の残留圧まで排気した後拡散炉３
を図示の位置まで移動させ、加熱体４の両端から同じ寸
法だけはみ出すようにする。続いて半導体板５を所定の
拡散時間例えば４時間の間所定の拡ＩＰ１．温度例えば
工０５０°Ｃに加熱し、ドーパントとしてのＡ１とＢを
ドーピングマスクで覆われていない半導体板５の部分に
拡散させ、そこにｐ型半導体区域を形成する。
上記の拡散法により充分大きい縁端部ドーパント濃度と
侵入深さを示すｐ型半導体区域が形成され、しかもこれ
らのパラメータの再現性が良好である。縁端部濃度の再
現性は主としてシリコンに対するホウ素の限界溶解度が
達成されることに関係するのに対して、侵入深さの再現
性は拡散によって注入されるアルミニウムドーピングの
全量が精確に決定されることによって得られる。公知の
真空アルミニウム拡散法における短い拡散時間は、工程
全体を著しく高価にするパッシベーシゴン工程段の実施
を必要とすることなくそのまま保持される。これはシリ
コン中空体４が拡散過程中発生したアルミニウム蒸気の
逸出を阻止し、石英管２の内壁とアルミニウム蒸気との
間の交互作用を防止してアルミニウム分圧の低下を阻止
することによって達成されるものである。
侵入深さを示すｐ型半導体区域が形成され、しかもこれ
らのパラメータの再現性が良好である。縁端部濃度の再
現性は主としてシリコンに対するホウ素の限界溶解度が
達成されることに関係するのに対して、侵入深さの再現
性は拡散によって注入されるアルミニウムドーピングの
全量が精確に決定されることによって得られる。公知の
真空アルミニウム拡散法における短い拡散時間は、工程
全体を著しく高価にするパッシベーシゴン工程段の実施
を必要とすることなくそのまま保持される。これはシリ
コン中空体４が拡散過程中発生したアルミニウム蒸気の
逸出を阻止し、石英管２の内壁とアルミニウム蒸気との
間の交互作用を防止してアルミニウム分圧の低下を阻止
することによって達成されるものである。
この発明の展開によれば、本来の拡散過程の前にドープ
物質源となるるつぼ１３乃至１６を中空体に入れること
は廃止され、その代りに中空体４の内壁面をドープ物質
即ち／ｌとＢで覆う。この中空体４の内壁面自体がドー
プ物質源となる。そのためにはドープ物質を半導体板５
無しに中空体４内に貯蔵し、これを石英管２に入れて排
気した後拡散処理を実施する。この処理は例えば温度１
０５０°Ｃにおいて約５０時間行う必要がある。この被
覆法により総てのシリコン円板５において極めて均等な
拡散が確保され、不均等性と欠陥の原因となるシリコン
板５の表面の合金形成が避けられ、−度被覆した中空体
４を使用してこの発明による拡散過程を数回実施するこ
とができる。この展開の一部を変更したものではアルミ
ニウムによる被覆は一回だけとし、第２のドーパントと
してのホウ素はるつぼ１５．１６を使用して本来の拡散
工程の前に中空体５に入れる。
物質源となるるつぼ１３乃至１６を中空体に入れること
は廃止され、その代りに中空体４の内壁面をドープ物質
即ち／ｌとＢで覆う。この中空体４の内壁面自体がドー
プ物質源となる。そのためにはドープ物質を半導体板５
無しに中空体４内に貯蔵し、これを石英管２に入れて排
気した後拡散処理を実施する。この処理は例えば温度１
０５０°Ｃにおいて約５０時間行う必要がある。この被
覆法により総てのシリコン円板５において極めて均等な
拡散が確保され、不均等性と欠陥の原因となるシリコン
板５の表面の合金形成が避けられ、−度被覆した中空体
４を使用してこの発明による拡散過程を数回実施するこ
とができる。この展開の一部を変更したものではアルミ
ニウムによる被覆は一回だけとし、第２のドーパントと
してのホウ素はるつぼ１５．１６を使用して本来の拡散
工程の前に中空体５に入れる。
この発明の方法においては、上記の拡散法がｎ型半導体
物体をＰ型半導体区域の形成に必要なドープ物質で真空
被覆するのに利用される。プレデポジションと呼ばれて
いるこの被覆形成は、半導体物体例えばシリコン円板５
の表面領域にドーパントを注入することを指している。
物体をＰ型半導体区域の形成に必要なドープ物質で真空
被覆するのに利用される。プレデポジションと呼ばれて
いるこの被覆形成は、半導体物体例えばシリコン円板５
の表面領域にドーパントを注入することを指している。
この被覆層の侵入深さは５乃至１０μｍであり、これを
達成するため拡散時間は被覆温度が１０５０°Ｃのとき
約２時間に限定される。この被覆形成は２段階拡散法の
第１段階を構成し、その第２段階は比較的偏平な被覆層
に注入されたドーパントを半導体物体に深く侵入させる
熱処理である。これは焼もどし処理と呼ばれるもので、
ドープ物質源を除去された半導体物体が所定時間例えば
１５乃至２０時間例えば１２４０ ’Ｃの温度に保持さ
れる。被覆に注入されたドーパント原子はこの処理の間
に半導体領域からその下の半導体物体部分に拡散侵入す
る。
達成するため拡散時間は被覆温度が１０５０°Ｃのとき
約２時間に限定される。この被覆形成は２段階拡散法の
第１段階を構成し、その第２段階は比較的偏平な被覆層
に注入されたドーパントを半導体物体に深く侵入させる
熱処理である。これは焼もどし処理と呼ばれるもので、
ドープ物質源を除去された半導体物体が所定時間例えば
１５乃至２０時間例えば１２４０ ’Ｃの温度に保持さ
れる。被覆に注入されたドーパント原子はこの処理の間
に半導体領域からその下の半導体物体部分に拡散侵入す
る。
このような２段階拡散においてホウ素の追加による縁端
部ドーパント濃度の上昇の利点が明確に示される。これ
はアルミニウムの縁端部濃度がドープする半導体物体か
らの拡散によって強く低下することに基くものである。
部ドーパント濃度の上昇の利点が明確に示される。これ
はアルミニウムの縁端部濃度がドープする半導体物体か
らの拡散によって強く低下することに基くものである。
被覆によって達成される被覆層の浅い侵入深さは、ドー
パントの埋込み過程後横造化されたＰ型頭域を得るため
の被覆層の構造化が比較的筒車に実現するという利点を
伴っている。
パントの埋込み過程後横造化されたＰ型頭域を得るため
の被覆層の構造化が比較的筒車に実現するという利点を
伴っている。
この種の構造化の一例として第２図に偏平な円板の形の
シリコン半導体物体５を示す。円板の中心を通る垂直軸
は１７として示されている。半導体物体５の表面５ａに
は厚さ約５−１０μ驕の領域１８が設けられ、アルミニ
ウムとホウ素をドーパントとして含む被覆層となってい
る。この被覆層を個々の部分１９ａ乃至１９ｄから成る
マスクで覆い被覆されていない被覆層部分２０乃至２３
をエツチングにより除去すると、続く焼もどし過程によ
りｐｎ接合２５によって半導体物体５から分離されたＰ
型半導体区域２４を作ることができる。このｐｎ接合２
５は溝２０乃至２３の下で徐々に境界面５ａに近づき、
高い逆電圧を加えることができる。この発明の真空被覆
形成法によって作られた領域１８は縁端部ドーパント濃
度ならびに注入されたドーパントの全量に関して拡散時
間と拡散温度により極めて精確に調節可能であるから、
エツチング過程を領域１８の侵入深さに適合させること
ができる。第２図の構造において半導体物体５が垂直ト
ランジスタのコレクタを、ｐ型半導体区域２４がそのベ
ースを、そこに作られたｎ型ドープ半導体区域２６がそ
のエミッタを構成するとき、直接半導体物体区域２６の
下におけるドーパント濃度の良好な調節可能性に基き再
現性の良いベース抵抗がＰ型ドープ層２４の深さ方向の
良好な導電率分布によって得られる。即ちベース領域に
おいてアルミニウム濃度が高くなると同時に、ホウ素濃
度はホウ素の侵入深さが小さいことにより比較的低い値
となる。
シリコン半導体物体５を示す。円板の中心を通る垂直軸
は１７として示されている。半導体物体５の表面５ａに
は厚さ約５−１０μ驕の領域１８が設けられ、アルミニ
ウムとホウ素をドーパントとして含む被覆層となってい
る。この被覆層を個々の部分１９ａ乃至１９ｄから成る
マスクで覆い被覆されていない被覆層部分２０乃至２３
をエツチングにより除去すると、続く焼もどし過程によ
りｐｎ接合２５によって半導体物体５から分離されたＰ
型半導体区域２４を作ることができる。このｐｎ接合２
５は溝２０乃至２３の下で徐々に境界面５ａに近づき、
高い逆電圧を加えることができる。この発明の真空被覆
形成法によって作られた領域１８は縁端部ドーパント濃
度ならびに注入されたドーパントの全量に関して拡散時
間と拡散温度により極めて精確に調節可能であるから、
エツチング過程を領域１８の侵入深さに適合させること
ができる。第２図の構造において半導体物体５が垂直ト
ランジスタのコレクタを、ｐ型半導体区域２４がそのベ
ースを、そこに作られたｎ型ドープ半導体区域２６がそ
のエミッタを構成するとき、直接半導体物体区域２６の
下におけるドーパント濃度の良好な調節可能性に基き再
現性の良いベース抵抗がＰ型ドープ層２４の深さ方向の
良好な導電率分布によって得られる。即ちベース領域に
おいてアルミニウム濃度が高くなると同時に、ホウ素濃
度はホウ素の侵入深さが小さいことにより比較的低い値
となる。
２段階拡散法の原理自体は例えば文献ワーナー（Ｒ，Ｍ
Ｊａｒｎｅｒ）著「インチグレイテッド・サーキッツ（
Ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔｓ） Ｊ １９
６５年、ＭｃＧｒａｗ−旧１１ Ｂｏｏｋ Ｃｏｍｐａ
ｎｙ Ｎｅｓ Ｙｏｒｋに記載され公知である。
Ｊａｒｎｅｒ）著「インチグレイテッド・サーキッツ（
Ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔｓ） Ｊ １９
６５年、ＭｃＧｒａｗ−旧１１ Ｂｏｏｋ Ｃｏｍｐａ
ｎｙ Ｎｅｓ Ｙｏｒｋに記載され公知である。
第１図はこの発明の方法の実施に適した拡散装置の概略
を示し、第２図はこの発明の方法によって作られた半導
体物体の断面を示す。 第１図において、１・・・真空ポンプ、２・・・石英管
、３・・・拡散炉、４・・・シリコン中空体、５・・・
半導体物体、１２・・・閉鎖板、１３乃至１６・・・る
つぼ。 １４１１８）代理人弁理士富村 、＠ズ全）ニド、：
ｊＩ 〔）：・・。 」７・、ｌ、工・ ＩＧ １ ］ 」 ＩＧ ２
を示し、第２図はこの発明の方法によって作られた半導
体物体の断面を示す。 第１図において、１・・・真空ポンプ、２・・・石英管
、３・・・拡散炉、４・・・シリコン中空体、５・・・
半導体物体、１２・・・閉鎖板、１３乃至１６・・・る
つぼ。 １４１１８）代理人弁理士富村 、＠ズ全）ニド、：
ｊＩ 〔）：・・。 」７・、ｌ、工・ ＩＧ １ ］ 」 ＩＧ ２
Claims (1)
- 【特許請求の範囲】 １）半導体物体（５）を少くとも１つのドープ物質源（
１３）と並べて石英中空体（２）に入れて排気した後、
特定の拡散時間中特定の拡散温度に保持することにより
ｎ型半導体物体（５）中にアルミニウムをドーパントと
してｐ型ドープ半導体区域（２４）を作る方法において
、補助のドーパントとしてホウ素を使用すること、半導
体物体（５）を２種類のドーパントのそれぞれに対して
少くとも１つのドープ物質源（１３〜１６）と共にシリ
コンの中空体（４）に入れること、このシリコン中空体
（４）は石英中空体（２）を排気する前にこの中空体内
に入れておくことを特徴とするｎ型半導体物体にｐ型ド
ープ区域を作る方法。 ２）シリコンの中空体（４）が２部分から成るシリコン
の中空円筒であって、その両端面にシリコン閉鎖板（８
、９）を備えていることを特徴とする特許請求の範囲第
１項記載の方法。 ３）少くともＡｌに対してドープ物質源のシリコン中空
体（４）への挿入がその内壁面を対応するドープ物質で
予備被覆すことによって実現し、その際ドープ物質をま
ずシリコンの中空体（４）の内部に貯蔵してから拡散工
程に入れることを特徴とする特許請求の範囲第１項又は
第２項記載の方法。 ４）半導体物体（５）にドープ物質を含む周縁被覆層（
１８）を形成させることが２段階拡散処理の第１段階と
なっていること、第２段階においては被覆層（１８）を
備える半導体物体（５）を所定時間の間所定温度に保持
してドーパントを押し進めることを特徴とする特許請求
の範囲第１項乃至第３項の１つに記載の方法。 ５）被覆層（１８）をドーパントの押し進めの前に特定
の部分区域において部分的にエッチングにより除去する
ことを特徴とする特許請求の範囲第４項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3633299 | 1986-09-30 | ||
| DE3633299.2 | 1986-09-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6390822A true JPS6390822A (ja) | 1988-04-21 |
| JP2563095B2 JP2563095B2 (ja) | 1996-12-11 |
Family
ID=6310743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62242421A Expired - Fee Related JP2563095B2 (ja) | 1986-09-30 | 1987-09-25 | ｎ型半導体物体にｐ型ドープ区域を作る方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4820656A (ja) |
| EP (1) | EP0263270B1 (ja) |
| JP (1) | JP2563095B2 (ja) |
| DE (1) | DE3782608D1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0389863B1 (de) * | 1989-03-29 | 1996-12-18 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit |
| DE4218652C2 (de) * | 1992-06-05 | 1996-04-04 | Eupec Gmbh & Co Kg | Verfahren zum Herstellen eines Aluminium-Dotierungsprofils |
| DE69324003T2 (de) * | 1993-06-28 | 1999-07-15 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Bipolar-Leistungstransistor mit hoher Kollektor-Durchbrucksspannung und Verfahren zu seiner Herstellung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5431273A (en) * | 1977-08-15 | 1979-03-08 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS56155528A (en) * | 1980-05-02 | 1981-12-01 | Toshiba Corp | Method of diffusing impurity into semiconductor substrate |
| JPS57121222A (en) * | 1980-12-09 | 1982-07-28 | Philips Nv | Method of producing semiconductor device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3205102A (en) * | 1960-11-22 | 1965-09-07 | Hughes Aircraft Co | Method of diffusion |
| DE1283204B (de) * | 1964-06-20 | 1968-11-21 | Siemens Ag | Verfahren zum Eindiffundieren von zwei Fremdstoffen in einen einkristallinen Halbleiterkoerper |
| US3577287A (en) * | 1968-02-12 | 1971-05-04 | Gen Motors Corp | Aluminum diffusion technique |
| GB1199399A (en) * | 1968-06-21 | 1970-07-22 | Matsushita Electronics Corp | Improvements in or relating to the Manufacture of Semiconductors. |
| US3852128A (en) * | 1969-02-22 | 1974-12-03 | Licentia Gmbh | Method of diffusing impurities into semiconductor wafers |
| DE2131722A1 (de) * | 1971-06-25 | 1972-12-28 | Siemens Ag | Anordnung zum Eindiffundieren von Dotierstoffen |
| DE2506436C3 (de) * | 1975-02-15 | 1980-05-14 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Diffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente |
| US4235650A (en) * | 1978-09-05 | 1980-11-25 | General Electric Company | Open tube aluminum diffusion |
| JPS55151349A (en) * | 1979-05-15 | 1980-11-25 | Matsushita Electronics Corp | Forming method of insulation isolating region |
| US4239560A (en) * | 1979-05-21 | 1980-12-16 | General Electric Company | Open tube aluminum oxide disc diffusion |
| DE3520699A1 (de) * | 1985-06-10 | 1986-01-23 | BBC Aktiengesellschaft Brown, Boveri & Cie., Baden, Aargau | Verfahren zum selektiven diffundieren von aluminium in ein siliziumsubstrat |
-
1987
- 1987-08-13 EP EP87111767A patent/EP0263270B1/de not_active Expired - Lifetime
- 1987-08-13 DE DE8787111767T patent/DE3782608D1/de not_active Expired - Lifetime
- 1987-08-19 US US07/086,914 patent/US4820656A/en not_active Expired - Lifetime
- 1987-09-25 JP JP62242421A patent/JP2563095B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5431273A (en) * | 1977-08-15 | 1979-03-08 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS56155528A (en) * | 1980-05-02 | 1981-12-01 | Toshiba Corp | Method of diffusing impurity into semiconductor substrate |
| JPS57121222A (en) * | 1980-12-09 | 1982-07-28 | Philips Nv | Method of producing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2563095B2 (ja) | 1996-12-11 |
| EP0263270A3 (en) | 1989-09-13 |
| US4820656A (en) | 1989-04-11 |
| DE3782608D1 (de) | 1992-12-17 |
| EP0263270B1 (de) | 1992-11-11 |
| EP0263270A2 (de) | 1988-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4502407B2 (ja) | 電圧制御半導体装置のためのＳｉＣ層中にチャンネル領域層を形成する方法 | |
| US4001047A (en) | Temperature gradient zone melting utilizing infrared radiation | |
| JPS63166220A (ja) | 半導体装置の製造方法 | |
| JP2646509B2 (ja) | 高耐電圧ｐｎ接合の形成方法 | |
| US3773566A (en) | Method for fabricating semiconductor device having semiconductor circuit element in isolated semiconductor region | |
| JPS6390822A (ja) | ｎ型半導体物体にｐ型ドープ区域を作る方法 | |
| JPH0727877B2 (ja) | イオン注入法 | |
| US3852128A (en) | Method of diffusing impurities into semiconductor wafers | |
| JPS5917243A (ja) | 半導体装置の製造方法 | |
| JPH0126171B2 (ja) | ||
| JPS637624A (ja) | ３−ｖ族化合物半導体材料中への導電形付与物質の拡散方法 | |
| US3541678A (en) | Method of making a gallium arsenide integrated circuit | |
| JPS6227727B2 (ja) | ||
| US4210473A (en) | Process for producing a semiconductor device | |
| JPH01319969A (ja) | 半導体装置の製造方法 | |
| US3708731A (en) | Gallium arsenide integrated circuit | |
| JPS63115359A (ja) | トレンチ型キヤパシタの製造方法 | |
| KR930702095A (ko) | 고체 도핑제 소스와 신속한 열처리를 사용한 실리콘 웨이퍼 도핑장치 및 방법 | |
| JP3019011B2 (ja) | 半導体装置の製造方法 | |
| JP3053018B1 (ja) | 半導体装置の製造方法 | |
| JPH0469421B2 (ja) | ||
| JP4171122B2 (ja) | 半導体素子のツインウエル形成方法 | |
| SU563704A1 (ru) | Способ изготовлени полупроводниковых структур | |
| KR850001097B1 (ko) | 고주파 반도체 소자의 제조방법 | |
| JPS6043674B2 (ja) | Ｍｏｓ電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |