JP2563095B2 - ｎ型半導体物体にｐ型ドープ区域を作る方法 - Google Patents
ｎ型半導体物体にｐ型ドープ区域を作る方法Info
- Publication number
- JP2563095B2 JP2563095B2 JP62242421A JP24242187A JP2563095B2 JP 2563095 B2 JP2563095 B2 JP 2563095B2 JP 62242421 A JP62242421 A JP 62242421A JP 24242187 A JP24242187 A JP 24242187A JP 2563095 B2 JP2563095 B2 JP 2563095B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- semiconductor
- type
- hollow body
- dopant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 238000000034 method Methods 0.000 title claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- 239000002019 doping agent Substances 0.000 claims description 29
- 229910052782 aluminium Inorganic materials 0.000 claims description 23
- 239000010453 quartz Substances 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 22
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 230000035515 penetration Effects 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 239000011247 coating layer Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/965—Shaped junction formation
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体物体を少くとも１つのドープ物質
源と並べて石英管内に入れて排気した後特定の拡散時間
の間特定の拡散温度に保持することにより、ｎ型半導体
物体内にアルミニウムをドーパントとしてｐ型ドープ半
導体区域を作る方法に関するものである。
源と並べて石英管内に入れて排気した後特定の拡散時間
の間特定の拡散温度に保持することにより、ｎ型半導体
物体内にアルミニウムをドーパントとしてｐ型ドープ半
導体区域を作る方法に関するものである。
この種の方法の一例は文献「ジャーナル・オブ・エレ
クトロケミカル・ソサイエティ（J.Electrochem So
c.）」125、〔６〕1978年、957−962頁に記載され公知
である。この公知方法では多数の円板状半導体物体がド
ープ物質源しての多数のアルミニウム・ブロックと共に
石英管に入れられ、真空ポンプによって少なくとも10-6
Torrまで排気される。次いで拡散炉を排気された石英管
をかこむように移動させ、特定の時間例えば1150℃の拡
散温度に保持する。しかしこの方法では、拡散中発生し
たアルミニウムの蒸気に石英管が作用してアルミニウム
の分圧を低下させることを防止するため石英管の内壁面
を非活性化しなければならないという欠点がある。その
ため多数のドープ物質源を石英管に入れ、予備排気した
後約120分間1100℃の温度に保持してドープ物質源から
発生したAl分子により石英管の内壁にパッシベーション
層を形成させるという追加工程段が必要となる。
クトロケミカル・ソサイエティ（J.Electrochem So
c.）」125、〔６〕1978年、957−962頁に記載され公知
である。この公知方法では多数の円板状半導体物体がド
ープ物質源しての多数のアルミニウム・ブロックと共に
石英管に入れられ、真空ポンプによって少なくとも10-6
Torrまで排気される。次いで拡散炉を排気された石英管
をかこむように移動させ、特定の時間例えば1150℃の拡
散温度に保持する。しかしこの方法では、拡散中発生し
たアルミニウムの蒸気に石英管が作用してアルミニウム
の分圧を低下させることを防止するため石英管の内壁面
を非活性化しなければならないという欠点がある。その
ため多数のドープ物質源を石英管に入れ、予備排気した
後約120分間1100℃の温度に保持してドープ物質源から
発生したAl分子により石英管の内壁にパッシベーション
層を形成させるという追加工程段が必要となる。
この発明の目的は、冒頭に挙げた方法を改良して拡散
形成されたｐ型領域の表面部分においての高いドーピン
グ濃度と短い真空中拡散時間とが特別のパッシベーショ
ン工程段を追加することなく達成されるようにすること
である。
形成されたｐ型領域の表面部分においての高いドーピン
グ濃度と短い真空中拡散時間とが特別のパッシベーショ
ン工程段を追加することなく達成されるようにすること
である。
上述の目的を達成するため、この発明においては、ｎ
型半導体物体をｐ型ドーパントとしてのアルミニウムと
補助ドーパントとしてのホウ素と共にシリコンよりなる
中空体内に挿入し、このシリコンよりなる中空体を石英
管内に封入して排気した後、ｎ型半導体物体中にｐ型ド
ープ半導体区域を形成する拡散処理を行う。
型半導体物体をｐ型ドーパントとしてのアルミニウムと
補助ドーパントとしてのホウ素と共にシリコンよりなる
中空体内に挿入し、このシリコンよりなる中空体を石英
管内に封入して排気した後、ｎ型半導体物体中にｐ型ド
ープ半導体区域を形成する拡散処理を行う。
シリコンよりなる中空体は、２部分からなるシリコン
製中空円筒として形成し、その両端にシリコンよりなる
閉鎖板を設けるようにすると有利である。
製中空円筒として形成し、その両端にシリコンよりなる
閉鎖板を設けるようにすると有利である。
最初からｎ型半導体物体をｐ型ドーパントとしてのア
ルミニウムと補助ドーパントとしてのホウ素と共にシリ
コンよりなる中空体内に挿入する代りに、少なくともｐ
型ドーパントとしてのアルミニウムをシリコンよりなる
中空体の内部に置き、拡散工程を行うことによりシリコ
ンよりなる中空体の内壁にアルミニウムを被着せしめ、
次いでｎ型半導体物体をシリコンよりなる中空体内に補
助ドーパントとしてのホウ素と共に挿入し、シリコンよ
りなる中空体の内壁に付着したアルミニウムをドープ物
質源としてｐ型ドープ半導体区域を形成する拡散処理を
行うようにしてもよい。
ルミニウムと補助ドーパントとしてのホウ素と共にシリ
コンよりなる中空体内に挿入する代りに、少なくともｐ
型ドーパントとしてのアルミニウムをシリコンよりなる
中空体の内部に置き、拡散工程を行うことによりシリコ
ンよりなる中空体の内壁にアルミニウムを被着せしめ、
次いでｎ型半導体物体をシリコンよりなる中空体内に補
助ドーパントとしてのホウ素と共に挿入し、シリコンよ
りなる中空体の内壁に付着したアルミニウムをドープ物
質源としてｐ型ドープ半導体区域を形成する拡散処理を
行うようにしてもよい。
ｐ型ドープ半導体区域を形成する拡散処理は、半導体
物体にドーパントを含む表面被着層を形成する第１段階
と、表面被着層を備える半導体物体を所定時間の間所定
温度に保持してドーパントを更に半導体物体内に進入せ
しめる第２段階とより構成することができ、第２段階の
前に、表面被着層を特定の部分区域において部分的にエ
ッチングにより除去することができる。
物体にドーパントを含む表面被着層を形成する第１段階
と、表面被着層を備える半導体物体を所定時間の間所定
温度に保持してドーパントを更に半導体物体内に進入せ
しめる第２段階とより構成することができ、第２段階の
前に、表面被着層を特定の部分区域において部分的にエ
ッチングにより除去することができる。
以下図面についてこの発明を更に詳細に説明する。
第１図に図式的に示した拡散装置は真空ポンプ１に連
結され、移動可能の拡散炉３によって加熱される石英管
２を含む。石英管２の内部には多数のｎ型ドープシリコ
ン半導体円板５を収容するシリコンよりなる中空体４が
入れられている。この円板５にｐ型半導体区域が拡散に
よって作られる。中空体４は中空円筒とし、その側壁を
上下に分割されたシリコンよりなる半円筒６で構成する
のが有利である。両半円筒の接合面は破線７で示され
る。中空体４の両端面にはシリコンの閉鎖円板8,9が設
けられ、中空体４に取外し可能に結合される。中空体４
は石英管２内でロール11の上に乗せられ、長軸方向に移
動可能である。石英管２の終端面の閉鎖板12を取外す
と、中空体４を石英管２から引き出すことができる。上
方の半円筒６は取外し可能であるから、ｎ型ドープされ
た半導体円板５を下側の半円筒６のスリット形の溝に差
し込むことができる。
結され、移動可能の拡散炉３によって加熱される石英管
２を含む。石英管２の内部には多数のｎ型ドープシリコ
ン半導体円板５を収容するシリコンよりなる中空体４が
入れられている。この円板５にｐ型半導体区域が拡散に
よって作られる。中空体４は中空円筒とし、その側壁を
上下に分割されたシリコンよりなる半円筒６で構成する
のが有利である。両半円筒の接合面は破線７で示され
る。中空体４の両端面にはシリコンの閉鎖円板8,9が設
けられ、中空体４に取外し可能に結合される。中空体４
は石英管２内でロール11の上に乗せられ、長軸方向に移
動可能である。石英管２の終端面の閉鎖板12を取外す
と、中空体４を石英管２から引き出すことができる。上
方の半円筒６は取外し可能であるから、ｎ型ドープされ
た半導体円板５を下側の半円筒６のスリット形の溝に差
し込むことができる。
この発明の１つの実施態様では円板５におけるｐ型ド
ープ半導体区域の形成は次のように行われる。アルミニ
ウムの粉末又はテープを入れたAl2O3るつぼ13,14とホウ
素粉末を入れたるつぼ15,16を下側の半円筒６内に置
く。その際るつぼ13乃至16は半円筒６の全長に亘ってで
きるだけ一様に分布させる。次いで上方の半円筒６を置
いて中空体４を閉じ、石英管２に押し込み終端板12で閉
鎖する。石英管２を10-6Torr以下の残留圧まで排気した
後拡散炉３を図示の位置まて移動させ、中空体４の両端
から同じ寸法だけはみ出すようにする。続いて半導体板
５を所定の拡散時間例えば４時間の間所定の拡散温度例
えば1050℃に加熱し、ドーパントとしてのAlとＢをドー
ピングマスクで覆われていない半導体板５の部分に拡散
させ、そこにｐ型半導体区域を形成する。
ープ半導体区域の形成は次のように行われる。アルミニ
ウムの粉末又はテープを入れたAl2O3るつぼ13,14とホウ
素粉末を入れたるつぼ15,16を下側の半円筒６内に置
く。その際るつぼ13乃至16は半円筒６の全長に亘ってで
きるだけ一様に分布させる。次いで上方の半円筒６を置
いて中空体４を閉じ、石英管２に押し込み終端板12で閉
鎖する。石英管２を10-6Torr以下の残留圧まで排気した
後拡散炉３を図示の位置まて移動させ、中空体４の両端
から同じ寸法だけはみ出すようにする。続いて半導体板
５を所定の拡散時間例えば４時間の間所定の拡散温度例
えば1050℃に加熱し、ドーパントとしてのAlとＢをドー
ピングマスクで覆われていない半導体板５の部分に拡散
させ、そこにｐ型半導体区域を形成する。
上記の拡散法により充分大きい表面部ドーパント濃度
と侵入深さを示すｐ型半導体区域が形成され、しかもこ
れらのパメータの再現性が良好である。表面部濃度の再
現性は主としてシリコンに対するホウ素の限界溶解度が
達成されることに関係するのに対して、侵入深さの再現
性は拡散によって注入されるアルミニウムドーピングの
全量が精確に決定されることによって得られる。公知の
真空アルミニウム拡散法における短い拡散時間は、工程
全体を著しく高価にするパッシベーション工程段の実施
を必要とすることなくそのまま保持される。これはシリ
コンによりなる中空体４が拡散過程中発生したアルミニ
ウム蒸気の逸出を阻止し、石英管２の内壁とアルミニウ
ム蒸気との間の交互作用を防止してアルミニウム分圧の
低下を阻止することによって達成されるものである。
と侵入深さを示すｐ型半導体区域が形成され、しかもこ
れらのパメータの再現性が良好である。表面部濃度の再
現性は主としてシリコンに対するホウ素の限界溶解度が
達成されることに関係するのに対して、侵入深さの再現
性は拡散によって注入されるアルミニウムドーピングの
全量が精確に決定されることによって得られる。公知の
真空アルミニウム拡散法における短い拡散時間は、工程
全体を著しく高価にするパッシベーション工程段の実施
を必要とすることなくそのまま保持される。これはシリ
コンによりなる中空体４が拡散過程中発生したアルミニ
ウム蒸気の逸出を阻止し、石英管２の内壁とアルミニウ
ム蒸気との間の交互作用を防止してアルミニウム分圧の
低下を阻止することによって達成されるものである。
この発明の展開によれば、本来の拡散過程の前にドー
プ物質源となるるつぼ13乃至16を中空体に入れることは
廃止され、その代りに中空体４の内壁面をドープ物質即
ちAlとＢで覆う。この中空体４の内壁面自体がドープ物
質源となる。そのためにはドープ物質を半導体板５無し
に中空体４内に貯蔵し、これを石英管２に入れて排気し
た後拡散処理を実施する。この処理は例えば温度1050℃
において約50時間行う必要がある。この被覆法により総
てのシリコン円板５において極めて均等な拡散が確保さ
れ、不均等性と欠陥の原因となるシリコン板５の表面の
合金形成が避けられ、一度被覆した中空体４を使用して
この発明による拡散過程を数回実施することができる。
この展開の一部を変更したものではアルミニウムによる
被覆のみを行い、第２のドーパントとしてのオフ素はる
つぼ15,16を使用して本来の拡散工程の前に中空体４に
入れる。
プ物質源となるるつぼ13乃至16を中空体に入れることは
廃止され、その代りに中空体４の内壁面をドープ物質即
ちAlとＢで覆う。この中空体４の内壁面自体がドープ物
質源となる。そのためにはドープ物質を半導体板５無し
に中空体４内に貯蔵し、これを石英管２に入れて排気し
た後拡散処理を実施する。この処理は例えば温度1050℃
において約50時間行う必要がある。この被覆法により総
てのシリコン円板５において極めて均等な拡散が確保さ
れ、不均等性と欠陥の原因となるシリコン板５の表面の
合金形成が避けられ、一度被覆した中空体４を使用して
この発明による拡散過程を数回実施することができる。
この展開の一部を変更したものではアルミニウムによる
被覆のみを行い、第２のドーパントとしてのオフ素はる
つぼ15,16を使用して本来の拡散工程の前に中空体４に
入れる。
この発明の方法においては、上記の拡散法がｎ型半導
体物体をｐ型半導体区域の形成に必要なドープ物質で真
空被覆するのに利用される。プレデポジションと呼ばれ
ているこの被覆形成は、半導体物体例えばシリコン円板
５の表面領域にドーパントを注入することを指してい
る。この被覆層の侵入深さは５乃至10μｍであり、これ
を達成するため拡散時間は被覆温度が1050℃のとき約２
時間に限定される。この被覆形成は２段階拡散法の第１
段階を構成し、その第２段階は比較的偏平な被覆層に注
入されたドーパントを半導体物体に深く侵入させる熱処
理である。これはアニール処理と呼ばれるもので、ドー
プ物質源を除去された半導体物体が所定時間例えば15乃
至20時間例えば1240℃の温度に保持される。被覆に注入
されたドーパント原子はこの処理の間に半導体領域から
その下の半導体物体部分に拡散侵入する。
体物体をｐ型半導体区域の形成に必要なドープ物質で真
空被覆するのに利用される。プレデポジションと呼ばれ
ているこの被覆形成は、半導体物体例えばシリコン円板
５の表面領域にドーパントを注入することを指してい
る。この被覆層の侵入深さは５乃至10μｍであり、これ
を達成するため拡散時間は被覆温度が1050℃のとき約２
時間に限定される。この被覆形成は２段階拡散法の第１
段階を構成し、その第２段階は比較的偏平な被覆層に注
入されたドーパントを半導体物体に深く侵入させる熱処
理である。これはアニール処理と呼ばれるもので、ドー
プ物質源を除去された半導体物体が所定時間例えば15乃
至20時間例えば1240℃の温度に保持される。被覆に注入
されたドーパント原子はこの処理の間に半導体領域から
その下の半導体物体部分に拡散侵入する。
このような２段階拡散においてホウ素の追加による表
面部ドーパント濃度の上昇の利点が明確に示される。こ
れはアルミニウムの表面部濃度がドープする半導体物体
からの拡散によって強く低下することに基くものであ
る。
面部ドーパント濃度の上昇の利点が明確に示される。こ
れはアルミニウムの表面部濃度がドープする半導体物体
からの拡散によって強く低下することに基くものであ
る。
被覆によって達成される被覆層の浅い侵入深さは、ド
ーパントの埋込み過程後構造化されたｐ型領域を得るた
めの被覆層の構造化が比較的簡単に表現するという利点
を伴っている。
ーパントの埋込み過程後構造化されたｐ型領域を得るた
めの被覆層の構造化が比較的簡単に表現するという利点
を伴っている。
この種の構造化の一例として第２図に偏平な円板の形
のシリコン半導体物体５を示す。円板の中心を通る垂直
軸は17として示されている。半導体物体５の表面5aには
厚さ約５−10μｍの領域18が設けられ、アルミニウムと
ホウ素をドーパントして含む被覆層となっている。この
被覆層を個々の部分19a乃至19dから成るマスクで覆い被
覆されていない被覆層部分20乃至23をエッチングにより
除去すると、続くアニール過程によりpn接合25によって
半導体物体５から分離されたｐ型ドープ半導体区域24を
作ることができる。このpn接合25は溝20乃至23の下で徐
々に表面5aに近づき、高い逆電圧を加えることができ
る。この発明の真空被覆形成法によって作られた領域18
は表面部ドーパント濃度ならびに注入されたドーパント
の全量に関して拡散時間と拡散温度により極めて精確に
調節可能であるから、エッチング過程を領域18の侵入深
さに適合させることができる。第２図の構造において半
導体物体５が垂直トランジスタのコレクタを、ｐ型ドー
プ半導体区域24がそのベースを、そこに作られたｎ型ド
ープ半導体区域26がそのエミッタを構成するとき、直接
半導体物体区域26の下におけるドーパント濃度の良好な
調節可能性に基き再現性の良いベース抵抗がｐ型ドープ
半導体区域24の深さ方向の良好な導電率分布によって得
られる。即ちベース領域においてアルミニウム濃度が高
くなると同時に、ホウ素濃度はホウ素の侵入深さが小さ
いことにより比較的低い値となる。
のシリコン半導体物体５を示す。円板の中心を通る垂直
軸は17として示されている。半導体物体５の表面5aには
厚さ約５−10μｍの領域18が設けられ、アルミニウムと
ホウ素をドーパントして含む被覆層となっている。この
被覆層を個々の部分19a乃至19dから成るマスクで覆い被
覆されていない被覆層部分20乃至23をエッチングにより
除去すると、続くアニール過程によりpn接合25によって
半導体物体５から分離されたｐ型ドープ半導体区域24を
作ることができる。このpn接合25は溝20乃至23の下で徐
々に表面5aに近づき、高い逆電圧を加えることができ
る。この発明の真空被覆形成法によって作られた領域18
は表面部ドーパント濃度ならびに注入されたドーパント
の全量に関して拡散時間と拡散温度により極めて精確に
調節可能であるから、エッチング過程を領域18の侵入深
さに適合させることができる。第２図の構造において半
導体物体５が垂直トランジスタのコレクタを、ｐ型ドー
プ半導体区域24がそのベースを、そこに作られたｎ型ド
ープ半導体区域26がそのエミッタを構成するとき、直接
半導体物体区域26の下におけるドーパント濃度の良好な
調節可能性に基き再現性の良いベース抵抗がｐ型ドープ
半導体区域24の深さ方向の良好な導電率分布によって得
られる。即ちベース領域においてアルミニウム濃度が高
くなると同時に、ホウ素濃度はホウ素の侵入深さが小さ
いことにより比較的低い値となる。
２段階拡散法の原理自体は例えば文献ワーナー（R.M.
Warner）著「インテグレイテッド・サーキッツ（Integr
ated Circuits）」1965年、McGraw−Hill Book Company
New Yorkに記載され公知である。
Warner）著「インテグレイテッド・サーキッツ（Integr
ated Circuits）」1965年、McGraw−Hill Book Company
New Yorkに記載され公知である。
本発明によれば、従来の石英製の中空体を使用する場
合のように中空体内面のパッシベーションを行うことな
く、全拡散工程に要する時間を短縮することができると
共に、補助のドーパントとしてホウ素を使用することに
よりｐ型半導体区域形成用のドーパントの半導体物体内
の表面部濃度を十分高くし、表面に設ける金属電極とｐ
型半導体区域との良好な接触を得ることができる。
合のように中空体内面のパッシベーションを行うことな
く、全拡散工程に要する時間を短縮することができると
共に、補助のドーパントとしてホウ素を使用することに
よりｐ型半導体区域形成用のドーパントの半導体物体内
の表面部濃度を十分高くし、表面に設ける金属電極とｐ
型半導体区域との良好な接触を得ることができる。
第１図はこの発明の方法の実施に適した拡散装置の概略
を示し、第２図はこの発明の方法によって作られた半導
体物体の断面を示す。 第１図において、１……真空ポンプ、２……石英管、３
……拡散炉、４……シリコンよりなる中空体、５……半
導体物体、8,9……閉鎖板、13乃至16……るつぼ。
を示し、第２図はこの発明の方法によって作られた半導
体物体の断面を示す。 第１図において、１……真空ポンプ、２……石英管、３
……拡散炉、４……シリコンよりなる中空体、５……半
導体物体、8,9……閉鎖板、13乃至16……るつぼ。
Claims (5)
- 【請求項１】ｎ型半導体物体（５）をｐ型ドーパントと
してのアルミニウムと補助ドーパントとしてのホウ素と
共にシリコンよりなる中空体（４）内に挿入し、このシ
リコンよりなる中空体（４）を石英管（２）内に封入し
て排気した後、ｎ型半導体物体（５）中にｎ型ドープ半
導体区域を形成する拡散処理を行うことを特徴とするｎ
型半導体物体にｐ型ドープ区域を作る方法。 - 【請求項２】シリコンよりなる中空体（４）を２部分か
らなるシリコン製中空円筒として形成し、その両端にシ
リコンよりなる閉鎖板（８、９）を設けることを特徴と
する特許請求の範囲第１項記載の方法。 - 【請求項３】ｐ型ドープ半導体区域を形成する拡散処理
が、半導体物体（５）にドーパントを含む表面領域（1
8）を形成する第１段階と、表面領域（18）を有する半
導体物体（５）を所定時間の間所定温度に保持してドー
パントを更に半導体物体（５）内に押し進める第２段階
とよりなることを特徴とする特許請求の範囲第１項記載
の方法。 - 【請求項４】ｐ型ドープ半導体区域を形成する拡散処理
が、第２段階の前に、表面領域（16）を特定の部分領域
において部分的にエッチングにより除去する工程を含む
ことを特徴とする特許請求の範囲第３項記載の方法。 - 【請求項５】少なくともｐ型ドーパントとしてのアルミ
ニウムをシリコンよりなる中空体（４）の内部に置き、
このシリコンよりなる中空体（４）を石英管（２）内に
封入して排気し、拡散工程を行うことによりシリコンよ
りなる中空体（４）の内壁にアルミニウムを被着せし
め、次いでｎ型半導体物体（５）をシリコンよりなる中
空体（４）内に補助ドーパントとしてのホウ素と共に挿
入し、このシリコンよりなる中空体（４）を石英管
（２）内に封入して排気状態においてｎ型半導体物体
（５）中にｐ型ドープ半導体区域を形成する拡散処理を
行うことを特徴とするｐ型半導体物体にｐ型ドープ区域
を作る方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3633299 | 1986-09-30 | ||
| DE3633299.2 | 1986-09-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6390822A JPS6390822A (ja) | 1988-04-21 |
| JP2563095B2 true JP2563095B2 (ja) | 1996-12-11 |
Family
ID=6310743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62242421A Expired - Fee Related JP2563095B2 (ja) | 1986-09-30 | 1987-09-25 | ｎ型半導体物体にｐ型ドープ区域を作る方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4820656A (ja) |
| EP (1) | EP0263270B1 (ja) |
| JP (1) | JP2563095B2 (ja) |
| DE (1) | DE3782608D1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0389863B1 (de) * | 1989-03-29 | 1996-12-18 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit |
| DE4218652C2 (de) * | 1992-06-05 | 1996-04-04 | Eupec Gmbh & Co Kg | Verfahren zum Herstellen eines Aluminium-Dotierungsprofils |
| EP0632502B1 (en) * | 1993-06-28 | 1999-03-17 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Bipolar power transistor with high collector breakdown voltage and related manufacturing process |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3205102A (en) * | 1960-11-22 | 1965-09-07 | Hughes Aircraft Co | Method of diffusion |
| DE1283204B (de) * | 1964-06-20 | 1968-11-21 | Siemens Ag | Verfahren zum Eindiffundieren von zwei Fremdstoffen in einen einkristallinen Halbleiterkoerper |
| US3577287A (en) * | 1968-02-12 | 1971-05-04 | Gen Motors Corp | Aluminum diffusion technique |
| GB1199399A (en) * | 1968-06-21 | 1970-07-22 | Matsushita Electronics Corp | Improvements in or relating to the Manufacture of Semiconductors. |
| US3852128A (en) * | 1969-02-22 | 1974-12-03 | Licentia Gmbh | Method of diffusing impurities into semiconductor wafers |
| DE2131722A1 (de) * | 1971-06-25 | 1972-12-28 | Siemens Ag | Anordnung zum Eindiffundieren von Dotierstoffen |
| DE2506436C3 (de) * | 1975-02-15 | 1980-05-14 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Diffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente |
| JPS5431273A (en) * | 1977-08-15 | 1979-03-08 | Hitachi Ltd | Manufacture of semiconductor device |
| US4235650A (en) * | 1978-09-05 | 1980-11-25 | General Electric Company | Open tube aluminum diffusion |
| JPS55151349A (en) * | 1979-05-15 | 1980-11-25 | Matsushita Electronics Corp | Forming method of insulation isolating region |
| US4239560A (en) * | 1979-05-21 | 1980-12-16 | General Electric Company | Open tube aluminum oxide disc diffusion |
| JPS56155528A (en) * | 1980-05-02 | 1981-12-01 | Toshiba Corp | Method of diffusing impurity into semiconductor substrate |
| NL8006668A (nl) * | 1980-12-09 | 1982-07-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| DE3520699A1 (de) * | 1985-06-10 | 1986-01-23 | BBC Aktiengesellschaft Brown, Boveri & Cie., Baden, Aargau | Verfahren zum selektiven diffundieren von aluminium in ein siliziumsubstrat |
-
1987
- 1987-08-13 DE DE8787111767T patent/DE3782608D1/de not_active Expired - Lifetime
- 1987-08-13 EP EP87111767A patent/EP0263270B1/de not_active Expired - Lifetime
- 1987-08-19 US US07/086,914 patent/US4820656A/en not_active Expired - Lifetime
- 1987-09-25 JP JP62242421A patent/JP2563095B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0263270B1 (de) | 1992-11-11 |
| DE3782608D1 (de) | 1992-12-17 |
| EP0263270A3 (en) | 1989-09-13 |
| US4820656A (en) | 1989-04-11 |
| EP0263270A2 (de) | 1988-04-13 |
| JPS6390822A (ja) | 1988-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3664896A (en) | Deposited silicon diffusion sources | |
| US3562022A (en) | Method of doping semiconductor bodies by indirection implantation | |
| JPS5467778A (en) | Production of semiconductor device | |
| US2834697A (en) | Process for vapor-solid diffusion of a conductivity-type determining impurity in semiconductors | |
| JPH01225117A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JPS6338859B2 (ja) | ||
| US3773566A (en) | Method for fabricating semiconductor device having semiconductor circuit element in isolated semiconductor region | |
| JP2563095B2 (ja) | ｎ型半導体物体にｐ型ドープ区域を作る方法 | |
| US3287187A (en) | Method for production oe semiconductor devices | |
| US3852128A (en) | Method of diffusing impurities into semiconductor wafers | |
| EP0430168A2 (en) | Doping method of impurity into semiconductor trench wall | |
| US3589953A (en) | Vapor diffusion system for semiconductors | |
| US3377216A (en) | Method for indiffusion of foreign material into a monocrystalline semiconductor member | |
| US5874352A (en) | Method of producing MIS transistors having a gate electrode of matched conductivity type | |
| JPS5627965A (en) | Manufacture of semiconductor device | |
| GB1053406A (ja) | ||
| KR930702095A (ko) | 고체 도핑제 소스와 신속한 열처리를 사용한 실리콘 웨이퍼 도핑장치 및 방법 | |
| JPS5917529B2 (ja) | 半導体装置の製造方法 | |
| US4373975A (en) | Method of diffusing an impurity | |
| JPH0469421B2 (ja) | ||
| GB844692A (en) | Improvements in the formation of junctions in semiconductor bodies | |
| JP2000286205A (ja) | 半導体装置の製造方法 | |
| US3180755A (en) | Method of diffusing boron into silicon wafers | |
| RU669995C (ru) | Способ изготовлени СВЧ-транзисторных структур | |
| Katz et al. | The effects of thermal and transient annealing on the redistribution of indium implanted silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |