JPS6388864A - 電荷結合装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。

Ａ、産業上の利用分野 Ｂ９発明の概要 Ｃ０従来技術［第３図乃至第６図］ Ｄ９発明が解決しようとする問題点 Ｅ１問題点を解決するための手段 Ｆ０作用 Ｇ、実施例［第１図、第２図］ Ｈ９発明の効果 （Ａ、産業上の利用分野） 本発明は電荷結合装置、特に本来のレジスタである第１
のレジスタのほかに互いに最大取り扱い電荷１１が所定
比率に設定された第２と第３のレジスタを設け、第２と
第３のレジスタを流れる電荷の４１を電荷！け検出手段
により検出し、その検出結果に基づき調節手段によって
その第２と第３のレジスタの電荷量を互いに等しくなる
ようにすることにより一上記第１のレジスタの人力バイ
アスを自動的に調節できるようにした電荷結合装置に関
する。

（Ｂ、発明の概要） 本発明は、本来のレジスタである第１のレジスタのほか
に互いに最大取り扱い電荷量が所定比率に設定された第
２と第３のレジスタを設け、第２と第３のレジスタを流
れる電荷の各電荷量を各電荷■１１検出１段により検出
し、その検出結果に基づき調節手段によってその第２と
第３のレジスタの電荷量を互いに等しくなるようにする
ことにより上記第１のレジスタの人力バイアスを自動的
に調節できるようにした電荷結合装置におい′Ｃ１電荷
量検出手段の構成を簡ｔＰ−にし、１１．つ電荷計検出
手段を駆動するパルスを不要にするため、電荷量検出り
段をど一りポールト回路により構成したものである。

（Ｃ，従来技術）［第３図乃ヤ第６図］第３図及び第４
図は電荷結合装置の従来例を示すものであり、この電荷
結合装置においてはＰ型シリコン基板１中に、信号電荷
が転送さかつ所定幅ａを有する第１のレジスタ２　（Ｃ
ＣＤ遅延線）と、この第１のレジスタ２と同一の幅ａと
ある長さ２とを仔する第２のレジスタ３と、第２のレジ
スタ３と同じく長さＩを有する第３のレジスタ４とがそ
れぞれ形成されている。なお第３のレジスタ４は、その
入力端が長さＵ、にべって幅ａ　／　２を有し、またそ
の出力側が長さ１２に１「つて幅ａを打している。また
上記第１、第２及び第３のレジスタ２．３．４は、上記
Ｐ型シリコン基板１の表面に形成されているｎ層から成
っている。

上記第１のレジスタ２の入力端の一端にはｎ層層から成
るソース領域５が形成されている。また１記第１のレジ
スタｌｊＬには、ＳｉＯ２から成る絶縁層６を介して、
それぞれＤＯＰＯ３（不純物をドープした多結晶シリコ
ン）から成る第１及び第２の人力ゲート電極７．８と、
第１層の多数の転送電極９及び第２層の多数の転送電極
１０とが形成されている。なお上記第１層及び第２層の
転送型ｔ４ｉ９．１０並びに第１及び第２の人力ゲート
電極７．８は、５ｉ０２から成る層間絶縁膜１１によフ
てｔ７．いに電気的に絶縁されている。また上記第１及
び第２の人力ゲート電極７．８は第２のレジスタ３上に
迄延びて形成されていて、第２のレジスタ３の第１及び
第２の人力ゲート電極を兼用している。さらに上記第１
層及び第２層の転送電極９．１０は第２及び第３のレジ
スタ３．４−トに迄延びて形成されていて、これらの第
２及び第３のレジスタ３．４の第１層及び第２層の転送
電極を兼用している。

また上記第２のレジスタ３の入力側の一端には、第１の
レジスタ２のソース領域５と同　のソース領域１２が、
また他端にはｎ層層から成る浮動拡散領域１３がそれぞ
れ形成されている。さらに浮動拡散領域１３から所定間
隔離れた部分のＰ型シリコン基板１中にはプレチャージ
ドレ・ｒン領域１４が形成されている。また上記第２の
レジスタ３Ｆには、上記第１及び第２の入力ゲート電極
７．８並びに第１層及び第２層の転送電極９．１０に加
えて、それぞれＤＯＰＯ３から成る出力ゲート電極１５
及びプレヂャージゲート電Ｊ４１６が形成されている。

なおこれらの出力ゲート電極１５及びプレチャージゲー
ト電極１６は第３のレジスタ４Ｆに迄延びて形成されて
いて、第３のレジスタ４の出力ゲート電極及びプレチャ
ージゲート電極を兼用している。

次に上記第３のレジスタ４の入力端の　端には、ｎ層層
から成るソース領域１７が、また他端には第２のレジス
タ３の浮動拡散領域１３と同一の浮動拡散領域１８がそ
れぞれ形成されている。

さらにこの浮動拡散領域１８から所定間隔離れて、第２
のレジスタ３のプレチャージドレイン領域１４と同一の
ブレチャージドレイン領域１９が形成さねている。また
上記第３のレジスタ４上には、第１層及び第２層の転送
電極９．１０、出カケ−１・電極１５及びプレチャージ
ゲート１６に加えて、上記第１及び第２のレジスタ２．
３の第１及び第２の人力ゲート電極７．８に対応する位
置にＤＯＰＯ３からなる第１層及び第２層の転送電極２
０．２１が形成されている。

なお第２及び第３のレジスタ３．４のプレチャージドレ
イン領域１４．１９は、浮動拡散領域１３．１８の電荷
を後述のスイッチ２５の開閉動作に関連して蓄積するた
めのものであり、ブレチャージゲート電極１６によって
電荷の蓄積が制御される。

また上記第２のレジスタ３の浮動拡散領域１３は、ＭＯ
３ＦＥＴ２２．２３から成るソース・ホロワ２４及びＭ
ＯＳＦＥＴ　（図示せず）から成るスイッチ２５を介し
て、差動増幅器２６のマイナス端子２６ａに接続されて
いる。同様に、第３のレジスタ４の浮動拡散領域１８は
、Ｍ　ＯＳ　Ｆ　Ｅ　第２７．２８から成るソース・ホ
ロワ２９及びＭＯＳＦＥＴ（図示せず）から成るスイッ
チ３０を介して、−Ｆ記差動増幅器２６のプラス端子２
６ｂに接続されている。

上記差動増幅器２６の出力端子２６ｃは第２のレジスタ
３のソース領域１２に接続されると共に、抵抗３１を介
して第１のレジスタ２のソース領域５に接続されている
。またこのソース領域５には、コンデンサ３２を介して
信号源３３が接続されている。なお抵抗３１は、信号源
３３を差動増幅器２６及び第２のレジスタ３から分離す
るためのものである。

なお上記ソース・ホロワ２４．２９、スイッチ２５．３
０、差動増幅器２６、抵抗３１及びコンデンサ３２は、
第１、第２及び第３のレジスタ２．３．４等と同様にＰ
型シリコン基板１上に形成されている。

次に上述のように構成された電荷結合装置の動作につき
説明する。なお以下においては、第５図にボずように、
第１のレジスタ２をダイナミックレンジの中央（ＶＯ）
に直流バイアスする場合を考える。

第３図及び第４図において、第３のレジスタ４のソース
領域１７に接続されている電源３４の電圧を十分大きく
することによって、この第３のレジスタ４にその最大取
り扱い電荷量に等しい電荷を常時転送させておく。なお
電荷の転送は、第１層の転送電極９．２０と第２層の転
送電極１０．２１とから成る対に所定の二相の電圧（ク
ロックパルス電圧）φ１、φ２を印加することによって
行われる。また電荷の転送方向は、互いに対をなず上記
第１層の転送電極９．２０と上記第２層の転送電極１０
．２１との間に所定の電位差（電池３５で示す）を設け
ることによってレジスタに非対称なポテンシャル井戸を
形成することにより決定されている。

次に上述のようにして第３のレジスタ４中を転送されて
浮動拡散領域１８に到達した電荷は、ソース・ホロワ２
９によって電圧に変換された後、スイッチ３０によりサ
ンプル・ボールドが行われる。このようにして、差動増
幅器２６のプラス端子２６ｂに、第３のレジスタ４の最
大取り扱い電荷量に応じた大きさの電圧が供給される。

ところで、電荷結合装置の動作開始時においては、第２
のレジスタ３には電荷が存在しないため、差動増幅器２
６のマイナス端子２６ａへの供給電圧は０となる。そし
て、差動増幅器２６の出力端子２６ｃから、プラス端子
２６ｂ及びマイナス端ｒ２６ａにそれぞれ供給される電
圧の差に応じた大きさの帰還電圧が第２のレジスタ３の
ソース領域１２に供給されるので、この帰還電圧によっ
て上記ソース領域のポテンシャル井戸は所定の深さにな
る。この状態で第１及び第２の人力ゲート電極７．８に
所定のサンプリングパルス電圧Ｖ１、Ｖ２を印加すれば
、ソース領域１２から、第１層及び第２層の転送電極９
．１０下の第２のレジスタ３中に電荷が供給される。次
いでこの電荷は上記第１層及び第２層の転送電極９．１
０によって上記第２のレジスタ３中を転送され、最終的
に浮動拡散領域１３に転送される。なお第１層及び第２
層の転送室Ｉ！Ｉｉ９．１０並びに出力ゲート電極１５
は第２のレジスタ３と第３のレジスタ４とで共通である
ため、第２のレジスタ３の浮動拡散領域１３に）二記電
荷が転送されるタイミングと同一・のタイミングで、第
３のレジスタ４の浮動拡散領域１８にもこの第３のレジ
スタ４の最大取り扱い電荷Ｖｔに等しい量の電荷が転送
される。

次に上述の第２のレジスタ３の浮動拡散領域１３と第３
のレジスタ４の浮動拡散領域１８とにそれぞれ転送され
た上記電荷は、ソース・ホロワ２４．２９によってそれ
ぞれ電圧に変換された後、同　のタイミングでサンプル
・ホールドが行゛われる。この結果、差動増幅器２６の
マイナス端ｒ２６　ａには第２のレジスタ３中を転送さ
れている電荷量に応じた大きさの電圧か、またそのプラ
ス端子２６ｂには第３のレジスタ４の最大取り扱い電荷
量に応じた大きさの電圧がそれぞれ供給される。このよ
うにして、差動増幅器２６の出力端子２６ｃから、上記
マイナス端子２６ａ及びプラス端子２６ｂにそれぞれ供
給される電圧の差に応じた大きさの帰還電圧が再び出力
され、この出力された帰還電圧によって第２のレジスタ
３のソース領域１２のポテンシャル井戸の深さが変えら
れる。この結果、第２のレジスタ３中を転送される電荷
量が再び変化する。

このようにして第２のレジスタ３中を転送される電荷量
が第３のレジスタ４中を転送される電荷量と等しくなる
ように、差動増幅器２６の出力端子２６ｃから帰還電圧
が出力され、この帰還電圧が第２のレジスタ３のソース
領域１２に供給されるようになっている。このため、定
常状態においては第２のレジスタ３中を転送される電荷
１辻は常に第３のレジスタ４中を転送されるその最大取
り扱い電荷ｆと等しく保たれる。

ところで、上記７４２のレジスタ３の幅は既述のように
第３のレジスタ４の入力端の部分の幅の２倍であるから
、第２のレジスタ３の最大取り扱い電荷量は第３のレジ
スタ４の最大取り扱い電荷量の２倍である。このため、
第２のレジスタ３は、その最大取り扱い電荷量の１／２
のバイアス条件で動作していることになる。そして、こ
の電荷結合装置においては、第１のレジスタ２の幅を第
２のレジスタ３の幅と等しくし、第１のレジスタ２のソ
ース領域５と第２のレジスタ３のソース領域１２を同一
に構成しているばかりでなく、第１及び第２の人カゲー
ト電ｌ！ｉ７．８を共通にすることにより、第１のレジ
スタ２と第２のレジスタ３とを同一の入力構造にしてい
るので、第１のレジスタ２もその最大取り扱い電荷量の
１／２のバイアス条件になっていることになり、第５図
に示すバイアス条件が実現されたことになる。従って、
信号源３３により、第１のレジスタ２のソース領域５に
コンデンサ３２を介して正弦波入力信号を加えれば、ダ
イナミックレンジの１／２の点を中心として動作するこ
とがわかる。

この例によれば、差動増幅器２６の作用によって、第１
のレジスタ２の直流バイアス電圧レベルを自動的にダイ
ナミックレンジの中央に設定することができる。このた
め、バイアス電圧レベルを調節するためにホリウムを用
いる必要が全くないばかりでなく、バイアス電圧レベル
を調節すること自体か不要となる。また第１のレジスタ
２と第２のレジスタ３の入力構造を同一にすると共に、
第２のレジスタ３と第３のレジスタ４の出力構造を同一
にしているので、温度が変化した場合、第１のレジスタ
２の人力部及び第２のレジスタ３０入力部は共に同一の
影響を受け、また第２のレジスタ３の出力部及び第３の
レジスタ４の出力部も共に同一の影響を受ける。このた
め、温度変化による第１のレジスタ２の直流バイアス電
圧レベルの変化を防止することができる。

また上記の例によりば、第２のレジスタ３の幅を第３の
レジスタ４０入力端の部分の幅の２倍にすることによっ
て、バイアス点をダイナミックレンジの中央に設定して
いる。そしてレジスタの幅は半導体装置の製造工程の露
光り程において用いられるフォトマスタパターンによっ
て決めることができるので、バイアス電圧レベルを所定
値に高精度かつ再現性良く設定することができる。

なおト述の例によれば第３のレジスタ４の入力端の部分
の幅をａ　／　２としたが、例えば３ａ／４にすると第
６図に示すようにダイナミックレンジの３／４の点にバ
イアスすることができる。

（Ｄ、を明が解決しようとする問題点）ところで、第３
図、第４図に示す電荷結合装置においては第２のレジス
タ２及び第３のレジスタ３の電荷量を検出するためにソ
ースフロア回路２４．２９と、サンプルホールド回路（
スイッチ２５．３０とコンデンサＣ１、Ｃ２）からなる
電荷量検出回路を設けていた。従って、電荷量検出回路
が占有する面積が広くなるだけでなく、上記サンプルホ
ールド回路の特にスイッチ２５．３０をコントロールす
るサンプルホールドパルスを与えなければならず、回路
構成か複雑になり、しかもそのサンプルホールドパルス
が信号ラインに入り込むという虞れがあった。

本発明はこのような問題点を解決すべく為されたもので
あり、電荷量検出手段の構成を簡単にし、且つ電荷量検
出手段を駆動するパルスを不要にすることを目的とする
。

（Ｅ、問題点を解決するための手段） 本発明電荷結合装置は上記問題点を解決するため、本来
のレジスタである第１のレジスタのほかに互いに最大取
り扱い電荷ｊｉ■が所定比率に設定された第２と第３の
レジスタを設け、第２と第３のレジスタから出力を電荷
量検出手段により検出し、上記電荷量検出手段による電
荷量の検出結果に基づき調節手段によってその第２と第
３のレジスタの電荷量を互いに等しくなるようにするこ
とにより上記第１のレジスタの人力バイアスを自動的に
調節できるようにした電荷結合装置において、上記電荷
量検出手段をピークホールド回路により構成したことを
特徴とするものである。

（Ｆ、作用） 本発明電荷結合装置によれば、電荷量検出１段をピーク
ホールド回路により構成したので、サンプルホールドパ
ルスを電荷量検出手段に与える必要がなく、回路構成を
簡単にすることができる。

しかも、サンプルホールドパルスが不要なのでサンプル
ホールドパルスが信号ラインに飛び込む虞れも回避する
ことができる。

（Ｇ、実施例）［第１図、第２図］ 以Ｆ、本発明電荷結合装置を図示実施例に従って詳細に
説明する。

第１図は本発明の一つの実施例を示す回路ブロック図で
ある。

同図において、２は信号電荷を伝送するところの本来の
レジスタである第１のレジスタ、３はオートバイアス用
のレジスタである第２のレジスタ、４は同しくオートバ
イアス用のレジスタである第３のレジスタであり、この
電荷結合装置における第１のレジスタ２と、第２のレジ
スタ３と、第３のレジスタ４の間の関係は第３図及び第
４図に示した電荷結合装置における第１のレジスタ２と
、第２のレジスタ３と、第３のレジスタ４の間の関係と
全く同じであり、また、オートバイアスの原理も第３図
及び第４図に示した電荷結合装置のそれと全く同じであ
る。ただ、第２のレジスタ３と第３のレジスタ４の電荷
ｆｆｌの検出回路が異なっている。即ち、第２のレジス
タ３の電荷１」はピークホールド回路４０を介して検出
され、その出力が第１のレジスタ２の人力直流バイアス
を自動調節する調節手段である差動増幅器２６の一方の
入力端子に人力される。４１はピークホールド用コンデ
ンサである。

また、第３のレジスタ４の電荷量はピークホールド回路
４２を介して検出され、その出力が］二記差動増幅器２
６の他方の入力端子に人力される。

４３はピークホールド用コンデンサである。

そして、差動増幅器２６の出力を抵抗４４とコンデンサ
４５からなるローパスフィルタで直流化し、直流化され
た信号を第２のレジスタ３の人力部と、第１のレジスタ
２の人力クランプ回路４６とに人力する。しかして、こ
の第２のレジスタ３、第３のレジスタ４のピークホール
ド回路４０．４２、差動増幅器２６等からなるオートバ
イアス回路の出力レベルに第１のレジスタ２の人力レベ
ルがクランプされることになる。

このように、第２のレジスタ３及び第４のレジスタ４の
電荷量を検出するためにピークホールド回路４０　（４
１）、４２　（４３）を用いているので、電荷量検出に
サンプルホールドパルスを必要としない。従って、回路
構成が簡単になり、電荷１検出回路の占有面積が少なく
ても済む。しかも、電荷１■検出のためにサンプルホー
ルドパルスを必要としないので、サンプルホールドパル
スが信号ラインに飛び込む虞れも全くないのである。

第２図は第１図に示した電荷結合装置の具体例を示す構
成図である。この電荷結合装置は本発明のフローティン
グゲートアンブリファイア法で電荷を検出するタイプの
ものに通用したものである。フローティングゲートアン
ブリファイアタイプのものはフローティングディフュー
ジョンアンプリファイアタイプのものに比較して低い電
圧で電荷を引くことができるので例えば５ｖの単一電源
で駆動でき、例えば９ｖと５■の２つの電源がなければ
駆動できないフローティングディフュージョンアンプリ
ファイアタイプのものに比較して優れているので、本発
明電荷結合装置の具体例としてフローティングゲートタ
イプに適用したものを選んだのである。しかし、本発明
はフローティングディフュージョンタイプのものにも適
用することができることはいうまでもない。

尚、フローティングゲートアンブリファイアタイプの電
荷結合装置においては、フローティングゲート（第２の
レジスタ３のそれは４７、第３のレジスタのそれは４８
である。第１のレジスタ２のそれは図示しない）まで来
た電荷を引き抜いてやる必要があり、そのためにはフロ
ーティングゲート４７．４８から前側よりも後側の方を
ポテンシャル井戸を深くしなければならない。ところで
、ポテンシャル井戸を深くするために高い電圧の電源を
特別に用いると低い電源電圧で駆動することができると
いうフローティングゲートタイプの電荷結合装置の利点
を活かすことができなくなる。そこで、コンデンサＣａ
、Ｃｂを用いて転送パルスφ１、φ２を昇圧し、昇圧し
たものをフローティングゲート４７より後側の転送電極
に印加することによりポテンシャル井戸を深くして電荷
をスムースに後側へ流すようにしている。

具体的には、フローティングゲート４７よりも航方にあ
る転送用パルスφ２を受ける転送電極４９．５０とフロ
ーティングゲート４７の後方にある転送電極５５．５６
との間にはコンデンサｃｂが接続され該コンデンサＣｂ
の転送電極５５．５６側の端子にはＭＯ３ＦＥＴＱｂを
介して＋２．８Ｖの電圧が印加されており、この電圧に
よりコンデンサＣａを充電した分転送電極５５．５６の
電位は転送電極４９．５０の電位よりも高くなり、延い
てはポテンシャル井戸を深くすることができる。

同様にして、フローティングゲート４７のすぐ餌にある
φ１を受ける転送電極５１．５２とフローティングゲー
ト４７のすぐ後にある転送電極５３．５４との間にもコ
ンデンサＣａが接続され、該コンデンサＣａの転送電極
５３．５４と接続された側の電極にはＭ　ＯＳ　Ｆ　Ｅ
　Ｔ　Ｑ　ａを介して＋６Ｖの電源電圧が印加されてお
り、この電圧による充電電圧分転送電極５３．５４の方
か転送電極５１．５２よりも電位が高くなり、ポテンシ
ャル井戸が深くなるのである。この原理は第２のレジス
タ３だけでなく第３のレジスタ４にもそして、図示はし
ないが第１のレジスタ２にも適用されている。

尚、この第２図に示す回路において、第２、第３のレジ
スタ３．４のピークホールド回路４０．４２は、エミッ
タフロア回路５７．５８、ＭＯ３ＦＥＴ５９．６０及び
ホールド用コンデンサ４１．４３からなる。また、差動
増幅器２６等各回路もＭＯＳＦＥＴにより構成されてい
る。

（Ｈ，発明の効果） 以上に述べたように、本発明電荷結合装置は、半導体基
板中に形成されかつ信号電荷が転送される第１のレジス
タと、上記半導体基板中に１−記第１のレジスタに対し
て並列的に配置されかつこの第１のレジスタと実質的に
同一の入力構造を有する第２のレジスタと、上記半導体
基板中に上記第１及び第２のレジスタに対して並列的に
形成されかつこの第２のレジスタと実質的に同一の出力
構造及び上記第２のレジスタの最大取り扱い電荷量に対
する所定比率の最大取り扱い電荷量を有する第３のレジ
スタと、上記第２及び第３のレジスタから出力される外
電荷量を検出する２つの電荷量検出手段と、該電荷量検
出手段の検出結果に基づき上記の第２及び第３のレジス
タ中を転送される電荷量を〃いに実質的に等しく保つた
めの調節をする調節手段と、を有する電荷結合装置にお
いて、上記電荷−１検出手段がピークホールド回路から
なることを特徴とするものである。

従って、本発明電荷結合装置によれば、電荷量検出手段
をピークホールド回路により構成したので、サンプルホ
ールドパルスを電荷量検出手段にＩｊ−える必要がなく
、回路構成を簡単にすることができる。しかも、サンプ
ルホールドパルスが不要なのでサンプルホールドパルス
が信号ラインに飛び込む虞れも回避することができる。

【図面の簡単な説明】

第１図は本発明電荷結合装置の一つの実施例を示す回路
ブロック図、第２図は第１図に示した電荷結合装置をフ
ローティングゲートアンブリファイアタイプのものに具
体化した電荷結合装置の構成図、第３図乃至第６図は従
来技術を説明するだめのもので、第３図は従来の電荷結
合装置の名レジスタの断面図、第４図は平面図、第５図
及び第６図は第１のレジスタに対する各別の人力直流バ
イアス例を示すＣＣＤ遅延線の人出力特性図である。 符号の説明 ２・・・第１のレジスタ、 ３・・・第２のレジスタ、 ４・・・第３のレジスタ、 ２６・・・調節手段、 ４０　　（４１）、４２　　（４３） ・・・電荷量検出手段。

Claims (1)

【特許請求の範囲】
1. （１）半導体基板中に形成されかつ信号電荷が転送され
   る第１のレジスタと、 上記半導体基板中に上記第１のレジスタに対して並列的
   に配置されかつこの第１のレジスタと実質的に同一の入
   力構造を有する第２のレジスタと、 上記半導体基板中に上記第１及び第２のレジスタに対し
   て並列的に形成されかつこの第２のレジスタと実質的に
   同一の出力構造及び上記第２のレジスタの最大取り扱い
   電荷量に対する所定比率の最大取り扱い電荷量を有する
   第３のレジスタと、上記第２及び第３のレジスタから出
   力される各電荷量を検出する２つの電荷量検出手段と、
   上記電荷量検出手段による電荷量の各検出結果に基づい
   て上記の第２及び第３のレジスタ中を転送される各電荷
   量を互いに実質的に等しく保つための調節をする調節手
   段と、 を有する電荷結合装置において、 上記電荷量検出手段がピークホールド回路からなる ことを特徴とする電荷結合装置。