JPS6388624A - 電源の最初の遮断後に電子的デ−タ処理装置の機能を禁止する安全保護装置 - Google Patents

電源の最初の遮断後に電子的デ−タ処理装置の機能を禁止する安全保護装置

Info

Publication number
JPS6388624A
JPS6388624A JP62171346A JP17134687A JPS6388624A JP S6388624 A JPS6388624 A JP S6388624A JP 62171346 A JP62171346 A JP 62171346A JP 17134687 A JP17134687 A JP 17134687A JP S6388624 A JPS6388624 A JP S6388624A
Authority
JP
Japan
Prior art keywords
safety protection
protection device
signal
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62171346A
Other languages
English (en)
Other versions
JPH0477352B2 (ja
Inventor
ミシェル・ウゴン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Buru C P 8
Original Assignee
Buru C P 8
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Buru C P 8 filed Critical Buru C P 8
Publication of JPS6388624A publication Critical patent/JPS6388624A/ja
Publication of JPH0477352B2 publication Critical patent/JPH0477352B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/36—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using electronic wallets or electronic money safes
    • G06Q20/367—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using electronic wallets or electronic money safes involving electronic purses or money safes
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B13/00—Taximeters
    • G07B13/02—Details; Accessories
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C9/00—Individual registration on entry or exit
    • G07C9/20—Individual registration on entry or exit involving the use of a pass
    • G07C9/29—Individual registration on entry or exit involving the use of a pass the pass containing active electronic elements, e.g. smartcards
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1025—Identification of user by a PIN code
    • G07F7/1083—Counting of PIN attempts

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • Theoretical Computer Science (AREA)
  • Strategic Management (AREA)
  • Finance (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Business, Economics & Management (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)
  • Power Sources (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Crushing And Pulverization Processes (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)
  • Burglar Alarm Systems (AREA)
  • Television Receiver Circuits (AREA)
  • Control Of Electric Motors In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 東＠　Ｊ：　＋７３　！Ｉ）瓜ｊづＬ 本発明は、電源の最初の遮断後に電子的データ処理装置
の少なくとも１つの機能の実行を禁止する安全保護装置
に閏する。
本発明の装置は、特に、例えば、集積マイクロプロセッ
サを有するクレジット・カードのようなデータまたはプ
ログラムを記憶したり成るいは信号または情報を処理す
るために揮発性の構成要素を備えている半導体を用いて
集積された電子的データ処理装置に適用されるものであ
る。これらの装置はまた、少なくとも部分的にディジタ
ル　カウンタにより構成されたり、または、クォーツ・
クロックを１燗えるにともできる。
従津１− 揮発性メモリ（ＲＡＭのような）を備えている電子的デ
ータ処理装置には、電源が欠落した場合に上記メモリに
格納されている情報が総て失われてしまうと言う欠点が
ある。このことは、例えば、このようなメモリが特に組
み合わされた集積マイクロプロセッサを備えている電子
的タイプのり１．・ジット・カードの場合に当°Ｃ嵌ま
る。
同じような欠点は、ディジタル表示装置を除き、基本的
構成要素としてマルチバイブレータを有する集積回路の
形態にある上述のカウンタのような、多くの通常の電子
装置に見られる。このような要素を電源に接続した時に
は、その初期状態は常に同じである９と言うのは、この
ようなカウンタが電源に再接続される時には、いつでも
零すセッ１−が行われるからである。
マイクロプロセッサ及び揮発性、メモリを有するクレジ
ット・カードのような集積電子装置においては、特に、
電子装置に給電する電池または蓄電池がカード内に収容
さノ１−でいる場合５安全上の理由から、上記カード内
に収容されている集積電子装置に給電を行う電池または
蓄電池が取り出されて（従って、電源が遮断されて）、
しかる漫に再び元に戻されて電子装置を電源に接続した
時にカードの機能の復旧を阻止することが必要となり得
る９例えば、このカードが銀行のキャッシュ・ディスペ
ンサ端末から金銭を引き出すのに使用される場台には、
カードの携帯者は、端末に接続されている処理システム
により金銭の引き出しが許可されるようにするため、初
めに、個人的なアクセス・コードを告知ずろ必要がある
。典型例において、カードは、カード携帯者がその個人
的アクセス・コードを端末に示すことを試みた回数を記
憶する集積カウンタを備えている。この場合、アクセス
コードを入力する試みの回数は、次のように予め定めら
れた仕方で制限されている。即ち、■、記のような試み
が予め定められた回数だけ不成功に終った場合には、カ
ウンタが越えてはならない予め定められた数に到達する
ｔ：めに、カードは端末により保留されてしまう。そこ
で、カードを失・つた携帯者は、カードを取り戻すため
に銀行側と相談しなければならない。
ところでカード携帯者が不正使用者である場合には、正
確なアクセス・コードを知っていないために、カウンタ
の１記のような安全」二の役割を認めることなく、アク
セス・コードを発見するための試みを非常な多数回に亙
り連続的に行うことになろう。その場合、不正使用者は
、電源を遮断ずればカウンタが自動ｒ灼に零にリッセト
さｔ］−るのて′、カードの電子的データ処理装置から
蓄電池まプ、・は電池を取り外したり成るいは切り離す
可能性がある８この零すッセトを行ったならば、不正使
用者は単に電池を再設置するだけで、カードの電子′装
置に電力が再び供給され、不正使用者はその都度内部メ
モリに成功裏にアクセスすることができる。
と言うのは、アクセス・コードは初期の既知の状態にリ
セットされているからである。このようにして、カウン
タにより記録されている越えてはならない予め定められ
た試みの回数に達する前に電池を再び取り外し、」−記
の操作を続けることができる。
上記の説明から明らかなように、この場合には、電子的
データ処理装置に対する電力供給の最初の遮Ｏａに、カ
ードに担持されている電子的データ処理装置の１つまた
は複数の機能或いは全機能の実行を禁止する安全保護装
置を設けることが重要である。
このＪ：うな安全保護装置の役割が重要で有り得る別の
例は、車輌が走行した距離を記録する電気的集積カウン
タの役割である。このカウンタに対する電力供給が自動
的に行われ電源がカウンタと一体である場合には、窃盗
者は電源を切ってカウンタを雰にリッセＩ・する誘惑を
避けられないであろう、何故ならば、その後にカウンタ
に対し電圧を復旧することにより、窃盗者は再びカウン
タを起動し始めることができ、これは、特にその車輌を
販売したい場合に、走行距離の証明の点で非常に有利に
なる。
機能を禁止する安全保護装置が望まれる電子的データ処
理装置の他の例として、内部電源が故障した場合に直ち
にその機能がもはや保証されなくなるクォーツ・クロッ
クを備えている電子装置がある。この場合、クォーツ・
クロックによって設定される時間ベースは、電子装置の
使用者が内部電源故障を知らなければ狂ってしまい、こ
のことは、電子装置が例えば標準尺度を発生する装置で
ある場合には非常に由々しい結果を育らす。このような
場合、クロックの電源が一旦遮断され、１７かる後に回
復された場合でも装置の機能を禁止して、使用者に対し
遮断の事実を告知し、装置の再較正を可能にするのが有
用である。
現在のところ、単純なｆｌＩ造を有し廉価でｌ、かも電
源の最初の遮断後Ｇご、装置に対する給電が続いて復旧
された場合でも、電子的データ処理装置の１つまたは複
数の機能或るいは全機能を禁止することができる信頼性
のある安全保護装置は知られていない。
九５（’）１１４□的− 本発明の目的は、」−に述べたような欠点ひ克服し、そ
して特に、電源の最初の４断後に続いて給電が回復され
た場合でも、電子的データ処理装置の少なくとも１つの
機能の実行を禁止する安全保護装置であって、しかも信
頼性があり、構造が単純で、廉価で且つ確実に動作する
安全保護装置を提供することにある。
Ｕ−の藷−滅− 本発明の上記の目的は、 電源の最初の遮断後に、それに続いて電源電圧が復旧さ
れた場合でも、電子的データ処理装置の少なくとも１つ
の機能の実行を禁止するための安全保護装置において、
Ｌ配電源に対する最初の接続時点で始まり該電源の最初
の遮断時点前に終わる期間中に１度だけ動作し、上記期
間中に、その動作を特性的に表す信号を出力端に発生す
る第１の手段と、 上記電源に最初に接続される時点から最初に遮断される
時点まで上記特性信号を記憶するために」−記憶１の手
段の出力端に接続されている１つの入力端をイｊする第
２の手段を備え、該第２の手段は、１つの出力端を介し
て上記電子的データ処理装置に接続されて、手記出力端
に、上記電源への最初の接続時点から上記最初の遮断時
点まで」−配電子的データ処理装置の機能を許可する第
１のレベルを有する禁止信号を発生し、該禁Ｊト信号は
、」ユ記憶１の遮断時点から始まる」二記動作の実行を
禁止する第２のレベルを有し、該禁止信号は電圧が復旧
された場合でも」−記憶２のレベルを維持することを特
徴とする安全保護装置により達成される。
本発明の１つの実施態様においては、第１の手段が静的
構成素子を有する回路であり、該構成素子の１つは、回
路の内部手段または外部手段により上記期間の終了時に
破壊される２ 本発明の他の実施！様においては、第２の手段が第１の
手段に接続されて」−記特性信号を記憶するための回路
と、４Ｆ記記憶回路及び上記第１の手段に接続されて１
つの出力端に上記禁止信号を発生する禁止回路とを備え
ている。
本発明の他の実施態様においては、４−記機能の実行の
禁止を取り消すための手段が設けられ、該取り消し手段
は、第２の手段の入力端に接続されている１つの出力端
を有し、該取り消し手段は、電源の遮断後、装置に対す
る電圧の復旧後に、上記機能の実行を可能にすることが
望ましい場合に上記第１のレベルを有する出力信号を発
生し、該取り消し手段は、符号化された信号を受け入れ
るための少なくとも１つの入力端を備え、該符号１ヒさ
れた信号の受信により、該取り消し手段の出力信号は上
記第１のレベルを呈する。
本発明の更に他の実施態様においては、記憶回路はマス
タースレイブ型のマルチバイブレータから構成される。
本発明の他の実施態様においては、記憶回路は１つまた
は複数の揮発性メモリを備える。
本発明の他の実施態様においては、上記期間の終了時に
破壊される構成素子はレーザービームにより破壊される
素子である。
本発明の他の実施態様においては、上記期間の終了時に
破壊される素子は、該素子を流れる過大な電流により破
壊される素子である。
本発明の更に他の実８１！態様においては、上記期間の
終了時に破壊される素子は機械的作用により破壊される
素子である。
本発明の他の実施態様においては、電子的デー々処理装
置及び安全保護装置の電源は電池または蓄電池である。
本発明の他の実施態様においては、電子的データ処理装
置はマイクロ回路カードであり、該マイクロ回路の１つ
は１つまたは複数の揮発性メモリを備えている。
本発明の他の実施ｇ様においては、上記電子的データ処
理装置の少なくとも１つの揮発性メモリは上記第２の手
段の記憶回路を構成する。
最後に、本発明の更に他の実施態様においては、電池ま
たは蓄電池はカードにより担持されている。
本発明の特徴及び利点は、添付図面と関連しての以下の
詳細な説明から一層明瞭になるであろう。
Ｌ１１尖九−桝夏計一 第１図に略本した安全保護装置１によれば、電源３の最
初の遮＠後、それに続いて電圧が回復された場合でも、
電子的データ処理装置２の少なくとも１つの機能の実行
が禁止される。第１図に例示しである電子ユニット２は
、例えば読出し／書込みメモリＲＡＭ及び読出し専用メ
モリ（ＲＯＭ＞　６が設けられている集積マイクロプロ
セッサとずろことができる。、二の安全保護装置の例示
的要素においては、電子ユニッ１−２は、例えばクレジ
ッ１−・カードであり、電子ユニッｌ−２並びに安全保
護装置１はこのカード内に集積されて格納されていると
仮定する。また、電池或いは蓄電池とすることができる
電源３もカード内に格納されているか或いはカードによ
り担持されているものと仮定する。
しかしながら、この電子ユニッｌ−２は、例えば、距離
カウンタ、クロック制御式測定装置等のような全く異な
った装置でも良いことは明らかである。
例えば、電子ユニッ１−２がクレジット・カードである
場合には、参照数字７で示ずように入／出力バスが設け
られ、このバスにより、このカードのマイクロプロセッ
サ４は銀行の端末装置と交信することができる。
安全保護装置１は、電源３に対する最初の接続の時点で
始まる期間中に１回だけ動作し、この電源が最初に遮断
される時点より前にこの動作を完了する第１の手段８を
備えている。追って詳細に説明するように、この第１の
手段は、上記の期間中に、その機能を１１性的に表す信
号を出力部９に供給する。
装置〕、はまた、第１の手段８の出力部に接続されて、
該第１の手段によって供給される特性信号を、電源３と
の最初の接続の時点から最初の遮断の時点まで記憶する
ように企図されている第２の手段を備えている。追って
詳細に説明するように、この第２の手段はその出力部１
７に禁止信号を発生する。この禁止信号は、電源への最
初の接続の時点から最初の遮断の時点まで、第１のレベ
ルにされる。また、この禁止信号は最初の遮断の時点か
ら出発して第２のレベルにされる。この第２のレベルは
、電源３から電子ユニット及び安全保護装置１に電圧が
再び供給された場合で・も維持される、禁止信号は、そ
の第１のレベルにあるときには電子ユニットの動作を許
可し、第２のレベルにあるときには、該装置の少なくと
も１つの機能の実行を禁止する。
゛本発明による装置の別異の実施例においては、装置は
また、禁止信号が第２の１ノベルにあるときに、電子ユ
ニツ１〜２の少なくとも１つの機能の実行の禁止を解除
するための手段１４を備えている。
この解除手段は出力部１５を有しており、この出力部１
５は第２の手段の入力部に接続されている。追って詳細
に説明するように、この解除手段は、問題の機能の実行
の禁止と解除するために、遮断に続く装置に対する電圧
の復旧の所望の時点で、第１のレベルを呈する出力信号
を発生する。この解除手段は、符号化された信号の受信
を可能にする少なくとも】つの入力部１６を備えており
、該符号化信号の受信により、この解除手段の出力信号
は、最初の遮断前における上記特性信号のレベルにあり
、従って、電子ユニットが、その機能の１つのまたは２
つ以上の機能の禁止を伴うことなく、再び一度だけ動作
することが許される。手段１４は、インターフェース回
路７を介して符号化信号を受け入れるマイクロプロセッ
サ４から構成することができる。この場合には、マイク
ロプロセッサ４は、出力部１５に直接接続される特殊出
力部含有することができる。第１の手段８は、ＭＯＳ型
のトランジスタＴを用いるスイッチング回路から構成す
ることができ、その場合には、該トランジスタのゲート
及びトレインは、例えば、それぞれに抵抗器Ｒ１、Ｒ２
を介して電源３の出力部に接続される。１〜ランジスタ
Ｔのソースは、抵抗器Ｒ３を介して基準電位もしくはア
ースＭに接続され、第１の手段８の出力部９を構成する
。第２の手段１０は例えば、第１の手段の出力信号によ
って制御され且つ電源３に接続されているＲ／Ｓ型のバ
イブレータから構成することができる記憶回路１１を備
えている。
電源３の最初の遮断後に、その機能の少なくとも】、つ
もしくは機能全体の実行を禁止するように企図されてい
る電子ユニツ１〜がメモリを備えているマイクロプロセ
ッサである場合には、上記記憶回路１１は、該マイクロ
プロセフす４の１つまたは２つ以」二のメモリ・セル（
ＲＡＭ）　５から構成することかできよう６ 第２の手段は、また、記憶回路１１並びに第１の手段゛
８の出力部９に接続されている禁止回路１２を備えてい
る。この禁止回路は、ＮＯＲゲート１９を有しており、
該ＮＯＲゲー）・の入力端は、第１の手段の出力部９並
びに記憶回路の出力部１３にそれぞれ接続さｔｌている
。４：のゲートの出力部はインバータ１８に接続され、
該インバータの出力部はこの禁止回路の出力部１７並び
に第２の手段１０の出力部を構成している。この出力部
から既述の禁止信号を発生ずる。この信号は、電源が遮
断後に復旧した場合でも、例えば、装置全体に対する給
電を遮断するス・イツチング装置い作用することにより
、電子ユニットの少なくとも１つの機能の実行を禁止す
ることができるばかりではなく、該電子ユニッ１−の総
ての機能を禁止することもできる。
次に２第２図を参照しながら、この装置の動作について
詳細に説明する。
第２図の＜ａ）には、時間りの経過に伴う電源３の出力
電圧レベルにおける変動が示されており、同図の（ｂ）
には、第１の手段の出力部９に現れる信号が、そして同
図の（ｃ）には、第２の手ｒｌｔｏの出力部１７もＬ　
＜は記憶回路１１の出力部１３に発生する信号が示され
ている。装置１及び電子ユニット２が電源３に最初に接
続される時点は波形図に３）における時点Ｔ。で示され
ている。この電源接続は、最初の遮断時点Ｔ、で遮断さ
れる。例えば、マイクロプロセツサを有するクレジット
・カードの場合には、この最初の遮断は、電池或いは蓄
電池３倉取り外すことにより起こり得る。
第１の手段８は、第２図の波形（ｂ）に示しであるよう
に、電源３から最初に電圧が印加される時点Ｔ０で始ま
る期間中のみ動作して、電源を最初に遮断する時点Ｔ、
に先立つ時点Ｔ、で機能を停止する。
第１の手段８は、この期間Ｔ、　−Ｔ、にわたり、その
出力部９に、波形（ｂ）に示しであるように第１の手段
の機能を特性的に表す信号を発生する。実際、第１の手
段８の出力部９での信号は、期間Ｔ、　−Ｔ。
にわたって第１のレベル（例えば論理”１”のレベル）
にあり、この期間Ｔ＋　　Ｔｏ以外では、この信号は第
２のレベル（論理″０”のレベル）にある。
上に述べたように、第１の手段８は、静的要素だぽから
なるスイッチング回路である。この回路の機能を時点Ｔ
、で停止さぜるために、この回路の構成素子の１つをこ
の時点で破壊することができる。この破壊は、第１の手
段の回路に対する内部的破壊或いは外部的破壊の何れで
も良い。例えば、外部的破壊は、カードをその最終の所
有者に給付する前に、抵抗器Ｒ２をレーザ・ビームに照
射するか、或には、該抵抗器を破壊する何等かの機械的
作用（例えば切断）を加えることにより実現することが
できる６回路に対する内部的な手段による破壊は、例え
ば、過大な電流を発生して熱を発生させ、トランジスタ
フのドレインと抵抗器Ｒ２との間の接続を破断すること
により行うことができる。
その結果、何れの場合にも、出力部９は最終的に回路の
アースに接続される。
時点Ｔ。において、第２の手段１０、特に記憶回路１１
は、第１の遮断時点］゛２までに、第】の手段によって
発生される特性信号を記憶する。この第２の手段は、そ
の出力部１７に、電源に対する最初の接続時点Ｔ１．と
最初の遮断時点Ｔ２どの間で、第２図の波形（ｃ）に示
されているような禁止信号を発生ずる。
この信号は、時点Ｔ。とＴ２との間で第１のレベルく論
理″′１ｎのレベル）にあり、これに対して、第１の遮
断時点Ｔ２以降は、この信号は第２のレベル（論理“Ｏ
”のレベル）にある、ｆ！Ａえば、Ｎ電池或いは電池３
が取り外されたことによる第１の遮断に対応する時点Ｔ
２から出発して、第２の手段１０の出力信号は、時点Ｔ
３（波形ａ）において電池または蓄電池３が再び元の位
置に戻されて、その結果、装置１及び電子ユニット２に
対する電圧が回復された場合でも、第２のレベル〈論理
″゛０”）を維持する。
ＮＯＲゲー１−とそれに続くインバータとを備えている
禁止回路１２は、その出力部１７に、第２図の波形（ｃ
）に示すような信号を発生する。この信号は、電源に対
する第１の接続時点Ｔ。と第１の遮断時点Ｔ２との間で
は第１のレベル（論理”１”）にある。この信号は、時
点Ｔ３において装置１及び電子ユニット２に電力を供給
する電池または蓄電池３が取り替えられても、第２のレ
ベル（論理“０”）に留まる。
その結果、時点Ｔ。とＴ２との間で、電子ユニット２に
接ｉされている禁止回路１２は、電子ユニッ１へ２の機
能な許容する信号を発生する。時点Ｔ２から出発ｊ７て
、禁止回路は、装置の少なくとも１つの機部または総て
の機能の実行を禁止するための、第２のレベルに、？）
る制御信号を発生ずるにの禁止は、上記第１の遮断後に
、蓄電池或いは電池が時点Ｔ、において交換された場合
でも持続する。
禁止回路１２により発生される信号は、記憶回路１１に
より発生される信号と同じである。禁止回路１２は、実
際上、安全保護装置と電子ユニットとの間におけるイン
ターフェース回路である。
マイクロプロセッサを備えているクレジッ１へ・カード
の場合には、電源３の遮断後に禁止回路１２によって発
生される論理゛０”レベルを有する禁止信号は、例えば
、装置２の総ての機能或いは装置２の本質的な機能中の
成る機能だけを禁止して、不正使用者による使用を不可
能にする。
車輌における距離カウンタである場合には、該安全ｃＡ
譚装置は、例えば、該装置に電力を供給する電池または
蓄電池３が取り外されたり或いは切り離された場合のカ
ウンタの再起動を禁止する。
このようにして、不正行為が行われたことの判定が可能
となる。
クロック・パルスに基づいて動作する電子ユニッ１−の
場合には、その電源が取り外されたり或いは切り離され
た時にはいつでもクロックの再起動を禁止することがで
きる。
他の実施例においては、電子ユニッ１〜２の１つまたは
２つ以上の機能の実行の禁止を取り消すための手段１４
が、第２の記憶手段１０の入力部及び電源３に接続され
ている。この取消し手段は、その出力部において取消し
信号を発生し、この信号は、第１の３＋！断並びに装置
及び電子ユニットへの電圧の復旧後に、第２の記憶手段
１０の入力部に印加することができる。この取消し信号
は、第１の手段８によって発生される特性信号に等価で
ある。この取消し信号のために、取消し１手段の入力部
１６に符号化された信号が印加され、そしてこの信号の
ために、出力部１５には、第１のレベル（論理゛］”レ
ベル）を有する取消し信号が発生される。符号化された
信号訂、真正な所有者であって、電源３の遮断に続く本
装置による電子ユニットの１つまたは２つ以上の機能の
禁止後に該電子ユニット２の機能を再開することを欲す
る使用者によって、適当な手段により印加することがで
きる。
【図面の簡単な説明】
第１図は、本発明による安全保護装置の概略回路図、第
２図は、この安全保護装置の動作において発生する基本
的な信号を示す信号波形図である。 １・・・安全保護装置 ２・・・電子的データ処理装置 ３・・・電源（電池もしくは蓄電池） ４・・・マイクロプロセッサ ５・・・メモリ・セル〈１１八Ｍ） ７・・・インターフェース回路 ８・・・第１の手段（スイッチング回路）１０・・・第
２の手段（記憶手段） １１・・・記憶回路 １２・・・禁止回路 １４・・・取消し手段 １８・・・インバータ １９・・・反転増幅器（ＮＯＲゲート）Ｍ・・・アース Ｒ・・・抵抗器 Ｔ・・・ｌヘランジスタ

Claims (1)

  1. 【特許請求の範囲】 １、電源の最初の遮断後に、それに続いて電源電圧が復
    旧された場合でも、電子的データ処理装置（２）の少な
    くとも１つの機能の実行を禁止するための安全保護装置
    （１）において、電源（３）に対する最初の接続時点（
    Ｔ＿０）で始まり該電源の最初の遮断時点（Ｔ＿２）前
    に終わる期間中に１度だけ動作し、前記期間中に、その
    動作を特性的に表す信号を出力部（９）に発生する第１
    の手段（８）と、 前記電源に対する最初の接続時点（Ｔ＿０）から最初の
    遮断時点（Ｔ＿２）まで前記特性信号を記憶するために
    前記第１の手段（８）の出力部に接続されている１つの
    入力部を有する第２の手段（１０）を備え、該第２の手
    段（１０）は、１つの出力部（１７）を介して前記電子
    的データ処理装置（２）に接続されており、前記出力部
    において、前記電源に対する最初の接続時点（Ｔ＿０）
    から前記最初の遮断時点（Ｔ＿２）まで前記電子的デー
    タ処理装置の機能を許可する第１のレベルを有する禁止
    信号を発生し、該禁止信号は、前記第１の遮断時点（Ｔ
    ＿２）から始まる前記動作の実行を禁止する第２のレベ
    ルを有し、該禁止信号は電圧が復旧された場合でも前記
    第２のレベルを維持することを特徴とする安全保護装置
    。 ２、第１の手段（８）は静的構成素子を有する回路であ
    り、該構成素子の１つが、回路の内部手段または外部手
    段により前記期間の終了時に破壊される特許請求の範囲
    第１項記載の安全保護装置。 ３、第２の手段（１０）は第１の手段（８）に接続され
    て前記特性信号を記憶するための回路（１１）と、前記
    記憶回路（１１）及び前記第１の手段（８）に接続され
    て１つの出力部（１７）に前記禁止信号を発生する禁止
    回路（１２）とを備えている特許請求の範囲第１項記載
    の安全保護装置。 ４、前記機能の実行の禁止を取り消すための手段（１４
    ）を備え、該取り消し手段は、第２の手段（１０）の入
    力部に接続されている１つの出力部（１５）を有し、該
    取り消し手段は、電源の遮断後、装置に対する電圧の復
    旧後に、前記機能の実行を可能にすることが望ましい場
    合には、前記第１のレベルを有する出力信号を発生し、
    前記取り消し手段は、符号化された信号を受け入れるた
    めの少なくとも１つの入力部（１６）を備え、該符号化
    された信号の受信により前記取り消し手段の出力信号が
    前記第１のレベルになる特許請求の範囲第２項記載の安
    全保護装置。 ５、記憶回路（１１）はマスタースレイブ型のマルチバ
    イブレータである特許請求の範囲第３項記載の安全保護
    装置。 ６、記憶回路（１１）は１つまたは複数の揮発性メモリ
    を備えている特許請求の範囲第３項記載の安全保護装置
    。 ７、前記期間の終了時に破壊される構成素子はレーザー
    ビームにより破壊される素子である特許請求の範囲第２
    項記載の安全保護装置。 ８、前記期間の終了時に破壊される素子は、該素子を流
    れる過大な電流により破壊される素子である特許請求の
    範囲第２項記載の安全保護装置。 ９、前記期間の終了時に破壊される素子は、機械的作用
    により破壊される素子である特許請求の範囲第２項記載
    の安全保護装置。 １０、電子的データ処理装置（２）の電源（３）は電池
    または蓄電池である特許請求の範囲第１項記載の安全保
    護装置。 １１、電子的データ処理装置（２）はマイクロ回路カー
    ドであり、該マイクロ回路の１つが１つまたは複数の揮
    発性メモリを備えている特許請求の範囲第１項ないし第
    １０項のいずれかに記載の安全保護装置。 １２、前記電子的データ処理装置の少なくとも１つの揮
    発性メモリは前記第２の手段（１０）の記憶回路（１１
    ）を構成する特許請求の範囲第１１項記載の安全保護装
    置。 １３、電池または蓄電池（３）はカードにより担持され
    ている特許請求の範囲第１１項記載の安全保護装置。
JP62171346A 1986-07-11 1987-07-10 電源の最初の遮断後に電子的デ−タ処理装置の機能を禁止する安全保護装置 Granted JPS6388624A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8610208A FR2601525B1 (fr) 1986-07-11 1986-07-11 Dispositif de securite interdisant le fonctionnement d'un ensemble electronique apres une premiere coupure de son alimentation electrique
FR8610208 1986-07-11

Publications (2)

Publication Number Publication Date
JPS6388624A true JPS6388624A (ja) 1988-04-19
JPH0477352B2 JPH0477352B2 (ja) 1992-12-08

Family

ID=9337392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62171346A Granted JPS6388624A (ja) 1986-07-11 1987-07-10 電源の最初の遮断後に電子的デ−タ処理装置の機能を禁止する安全保護装置

Country Status (9)

Country Link
US (1) US4795893A (ja)
EP (1) EP0252812B1 (ja)
JP (1) JPS6388624A (ja)
AT (1) ATE60681T1 (ja)
CA (1) CA1284841C (ja)
DE (1) DE3767797D1 (ja)
ES (1) ES2021380B3 (ja)
FR (1) FR2601525B1 (ja)
HK (1) HK84195A (ja)

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239166A (en) * 1989-01-17 1993-08-24 Graves Marcel A Secure data interchange system erasing a card memory upon an invalid response
GB2288048A (en) * 1994-03-29 1995-10-04 Winbond Electronics Corp Intergrated circuit
FR2749958B1 (fr) * 1996-06-14 1998-08-14 Ricard Claude Procede et dispositif pour detecter une coupure frauduleuse de l'alimentation d'un taximetre electronique
FR2757298B1 (fr) * 1996-12-12 1999-03-05 Ricard Claude Procede et dispositif de surveillance de l'alimentation d'un taximetre de taxi
US6272637B1 (en) * 1997-04-14 2001-08-07 Dallas Semiconductor Corporation Systems and methods for protecting access to encrypted information
US6990579B1 (en) 2000-03-31 2006-01-24 Intel Corporation Platform and method for remote attestation of a platform
US7073071B1 (en) 2000-03-31 2006-07-04 Intel Corporation Platform and method for generating and utilizing a protected audit log
US7111176B1 (en) 2000-03-31 2006-09-19 Intel Corporation Generating isolated bus cycles for isolated execution
US6769058B1 (en) 2000-03-31 2004-07-27 Intel Corporation Resetting a processor in an isolated execution environment
US7089418B1 (en) 2000-03-31 2006-08-08 Intel Corporation Managing accesses in a processor for isolated execution
US6760441B1 (en) 2000-03-31 2004-07-06 Intel Corporation Generating a key hieararchy for use in an isolated execution environment
US6754815B1 (en) 2000-03-31 2004-06-22 Intel Corporation Method and system for scrubbing an isolated area of memory after reset of a processor operating in isolated execution mode if a cleanup flag is set
US7082615B1 (en) 2000-03-31 2006-07-25 Intel Corporation Protecting software environment in isolated execution
US6957332B1 (en) 2000-03-31 2005-10-18 Intel Corporation Managing a secure platform using a hierarchical executive architecture in isolated execution mode
US7013481B1 (en) 2000-03-31 2006-03-14 Intel Corporation Attestation key memory device and bus
US7194634B2 (en) * 2000-03-31 2007-03-20 Intel Corporation Attestation key memory device and bus
US6934817B2 (en) * 2000-03-31 2005-08-23 Intel Corporation Controlling access to multiple memory zones in an isolated execution environment
US7013484B1 (en) 2000-03-31 2006-03-14 Intel Corporation Managing a secure environment using a chipset in isolated execution mode
US6976162B1 (en) 2000-06-28 2005-12-13 Intel Corporation Platform and method for establishing provable identities while maintaining privacy
US7793111B1 (en) * 2000-09-28 2010-09-07 Intel Corporation Mechanism to handle events in a machine with isolated execution
US7389427B1 (en) 2000-09-28 2008-06-17 Intel Corporation Mechanism to secure computer output from software attack using isolated execution
US7215781B2 (en) * 2000-12-22 2007-05-08 Intel Corporation Creation and distribution of a secret value between two devices
US6907600B2 (en) 2000-12-27 2005-06-14 Intel Corporation Virtual translation lookaside buffer
US7035963B2 (en) * 2000-12-27 2006-04-25 Intel Corporation Method for resolving address space conflicts between a virtual machine monitor and a guest operating system
US7818808B1 (en) 2000-12-27 2010-10-19 Intel Corporation Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor
US7225441B2 (en) * 2000-12-27 2007-05-29 Intel Corporation Mechanism for providing power management through virtualization
US7117376B2 (en) * 2000-12-28 2006-10-03 Intel Corporation Platform and method of creating a secure boot that enforces proper user authentication and enforces hardware configurations
US7096497B2 (en) * 2001-03-30 2006-08-22 Intel Corporation File checking using remote signing authority via a network
US20020144121A1 (en) * 2001-03-30 2002-10-03 Ellison Carl M. Checking file integrity using signature generated in isolated execution
US7272831B2 (en) * 2001-03-30 2007-09-18 Intel Corporation Method and apparatus for constructing host processor soft devices independent of the host processor operating system
JP3661935B2 (ja) * 2001-06-20 2005-06-22 ソニー株式会社 情報処理装置および方法、記録媒体、並びにプログラム
US7191440B2 (en) * 2001-08-15 2007-03-13 Intel Corporation Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor
US7490250B2 (en) * 2001-10-26 2009-02-10 Lenovo (Singapore) Pte Ltd. Method and system for detecting a tamper event in a trusted computing environment
US7024555B2 (en) 2001-11-01 2006-04-04 Intel Corporation Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment
US7103771B2 (en) * 2001-12-17 2006-09-05 Intel Corporation Connecting a virtual token to a physical token
US20030126454A1 (en) * 2001-12-28 2003-07-03 Glew Andrew F. Authenticated code method and apparatus
US7308576B2 (en) * 2001-12-31 2007-12-11 Intel Corporation Authenticated code module
US20030126453A1 (en) * 2001-12-31 2003-07-03 Glew Andrew F. Processor supporting execution of an authenticated code instruction
US7480806B2 (en) * 2002-02-22 2009-01-20 Intel Corporation Multi-token seal and unseal
US7631196B2 (en) * 2002-02-25 2009-12-08 Intel Corporation Method and apparatus for loading a trustable operating system
US7124273B2 (en) * 2002-02-25 2006-10-17 Intel Corporation Method and apparatus for translating guest physical addresses in a virtual machine environment
US7028149B2 (en) * 2002-03-29 2006-04-11 Intel Corporation System and method for resetting a platform configuration register
US7069442B2 (en) * 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction
US20030191943A1 (en) * 2002-04-05 2003-10-09 Poisner David I. Methods and arrangements to register code
US20030196096A1 (en) * 2002-04-12 2003-10-16 Sutton James A. Microcode patch authentication
US7058807B2 (en) * 2002-04-15 2006-06-06 Intel Corporation Validation of inclusion of a platform within a data center
US20030196100A1 (en) * 2002-04-15 2003-10-16 Grawrock David W. Protection against memory attacks following reset
US7076669B2 (en) * 2002-04-15 2006-07-11 Intel Corporation Method and apparatus for communicating securely with a token
US7127548B2 (en) * 2002-04-16 2006-10-24 Intel Corporation Control register access virtualization performance improvement in the virtual-machine architecture
US7139890B2 (en) * 2002-04-30 2006-11-21 Intel Corporation Methods and arrangements to interface memory
US6934664B1 (en) 2002-05-20 2005-08-23 Palm, Inc. System and method for monitoring a security state of an electronic device
US20030229794A1 (en) * 2002-06-07 2003-12-11 Sutton James A. System and method for protection against untrusted system management code by redirecting a system management interrupt and creating a virtual machine container
US6820177B2 (en) 2002-06-12 2004-11-16 Intel Corporation Protected configuration space in a protected environment
US7142674B2 (en) * 2002-06-18 2006-11-28 Intel Corporation Method of confirming a secure key exchange
US7392415B2 (en) * 2002-06-26 2008-06-24 Intel Corporation Sleep protection
US20040003321A1 (en) * 2002-06-27 2004-01-01 Glew Andrew F. Initialization of protected system
US6996748B2 (en) * 2002-06-29 2006-02-07 Intel Corporation Handling faults associated with operation of guest software in the virtual-machine architecture
US7124327B2 (en) * 2002-06-29 2006-10-17 Intel Corporation Control over faults occurring during the operation of guest software in the virtual-machine architecture
US7296267B2 (en) * 2002-07-12 2007-11-13 Intel Corporation System and method for binding virtual machines to hardware contexts
US7165181B2 (en) * 2002-11-27 2007-01-16 Intel Corporation System and method for establishing trust without revealing identity
US20040117532A1 (en) * 2002-12-11 2004-06-17 Bennett Steven M. Mechanism for controlling external interrupts in a virtual machine system
US7073042B2 (en) 2002-12-12 2006-07-04 Intel Corporation Reclaiming existing fields in address translation data structures to extend control over memory accesses
US20040117318A1 (en) * 2002-12-16 2004-06-17 Grawrock David W. Portable token controlling trusted environment launch
US7318235B2 (en) 2002-12-16 2008-01-08 Intel Corporation Attestation using both fixed token and portable token
US20040128345A1 (en) * 2002-12-27 2004-07-01 Robinson Scott H. Dynamic service registry
US7900017B2 (en) * 2002-12-27 2011-03-01 Intel Corporation Mechanism for remapping post virtual machine memory pages
US20040128465A1 (en) * 2002-12-30 2004-07-01 Lee Micheil J. Configurable memory bus width
US7076802B2 (en) * 2002-12-31 2006-07-11 Intel Corporation Trusted system clock
US7415708B2 (en) * 2003-06-26 2008-08-19 Intel Corporation Virtual machine management using processor state information
US20050044292A1 (en) * 2003-08-19 2005-02-24 Mckeen Francis X. Method and apparatus to retain system control when a buffer overflow attack occurs
US7287197B2 (en) * 2003-09-15 2007-10-23 Intel Corporation Vectoring an interrupt or exception upon resuming operation of a virtual machine
US7424709B2 (en) * 2003-09-15 2008-09-09 Intel Corporation Use of multiple virtual machine monitors to handle privileged events
US7739521B2 (en) * 2003-09-18 2010-06-15 Intel Corporation Method of obscuring cryptographic computations
US7610611B2 (en) * 2003-09-19 2009-10-27 Moran Douglas R Prioritized address decoder
US7177967B2 (en) * 2003-09-30 2007-02-13 Intel Corporation Chipset support for managing hardware interrupts in a virtual machine system
US7237051B2 (en) * 2003-09-30 2007-06-26 Intel Corporation Mechanism to control hardware interrupt acknowledgement in a virtual machine system
US20050080934A1 (en) 2003-09-30 2005-04-14 Cota-Robles Erik C. Invalidating translation lookaside buffer entries in a virtual machine (VM) system
US7366305B2 (en) * 2003-09-30 2008-04-29 Intel Corporation Platform and method for establishing trust without revealing identity
US7636844B2 (en) * 2003-11-17 2009-12-22 Intel Corporation Method and system to provide a trusted channel within a computer system for a SIM device
US20050108534A1 (en) * 2003-11-19 2005-05-19 Bajikar Sundeep M. Providing services to an open platform implementing subscriber identity module (SIM) capabilities
US8156343B2 (en) 2003-11-26 2012-04-10 Intel Corporation Accessing private data about the state of a data processing machine from storage that is publicly accessible
US8037314B2 (en) * 2003-12-22 2011-10-11 Intel Corporation Replacing blinded authentication authority
US20050133582A1 (en) * 2003-12-22 2005-06-23 Bajikar Sundeep M. Method and apparatus for providing a trusted time stamp in an open platform
US20050152539A1 (en) * 2004-01-12 2005-07-14 Brickell Ernie F. Method of protecting cryptographic operations from side channel attacks
US7802085B2 (en) 2004-02-18 2010-09-21 Intel Corporation Apparatus and method for distributing private keys to an entity with minimal secret, unique information
US20050216920A1 (en) * 2004-03-24 2005-09-29 Vijay Tewari Use of a virtual machine to emulate a hardware device
US7356735B2 (en) * 2004-03-30 2008-04-08 Intel Corporation Providing support for single stepping a virtual machine in a virtual machine environment
US7620949B2 (en) 2004-03-31 2009-11-17 Intel Corporation Method and apparatus for facilitating recognition of an open event window during operation of guest software in a virtual machine environment
US7490070B2 (en) 2004-06-10 2009-02-10 Intel Corporation Apparatus and method for proving the denial of a direct proof signature
US20050288056A1 (en) * 2004-06-29 2005-12-29 Bajikar Sundeep M System including a wireless wide area network (WWAN) module with an external identity module reader and approach for certifying the WWAN module
US7305592B2 (en) * 2004-06-30 2007-12-04 Intel Corporation Support for nested fault in a virtual machine environment
US7840962B2 (en) * 2004-09-30 2010-11-23 Intel Corporation System and method for controlling switching between VMM and VM using enabling value of VMM timer indicator and VMM timer value having a specified time
US8146078B2 (en) 2004-10-29 2012-03-27 Intel Corporation Timer offsetting mechanism in a virtual machine environment
US8924728B2 (en) * 2004-11-30 2014-12-30 Intel Corporation Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information
US8533777B2 (en) * 2004-12-29 2013-09-10 Intel Corporation Mechanism to determine trust of out-of-band management agents
US7395405B2 (en) * 2005-01-28 2008-07-01 Intel Corporation Method and apparatus for supporting address translation in a virtual machine environment
US7809957B2 (en) 2005-09-29 2010-10-05 Intel Corporation Trusted platform module for generating sealed data
US8014530B2 (en) 2006-03-22 2011-09-06 Intel Corporation Method and apparatus for authenticated, recoverable key distribution with no database secrets
JP6561811B2 (ja) * 2015-12-09 2019-08-21 株式会社オートネットワーク技術研究所 車載通信装置、車載通信システム及び車両特定処理禁止方法
US10649427B2 (en) * 2017-08-14 2020-05-12 Schlumberger Technology Corporation Electrical power transmission for well construction apparatus
US10745975B2 (en) 2017-08-14 2020-08-18 Schlumberger Technology Corporation Electrical power transmission for well construction apparatus
US10699822B2 (en) 2017-08-14 2020-06-30 Schlumberger Technology Corporation Electrical power transmission for well construction apparatus
US10760348B2 (en) 2017-08-14 2020-09-01 Schlumberger Technology Corporation Electrical power transmission for well construction apparatus
US10697275B2 (en) 2017-08-14 2020-06-30 Schlumberger Technology Corporation Electrical power transmission for well construction apparatus
US10724341B2 (en) 2017-08-14 2020-07-28 Schlumberger Technology Corporation Electrical power transmission for well construction apparatus
US10655292B2 (en) 2017-09-06 2020-05-19 Schlumberger Technology Corporation Local electrical room module for well construction apparatus
US10662709B2 (en) 2017-09-06 2020-05-26 Schlumberger Technology Corporation Local electrical room module for well construction apparatus
US10472953B2 (en) 2017-09-06 2019-11-12 Schlumberger Technology Corporation Local electrical room module for well construction apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906460A (en) * 1973-01-11 1975-09-16 Halpern John Wolfgang Proximity data transfer system with tamper proof portable data token
US4105156A (en) * 1976-09-06 1978-08-08 Dethloff Juergen Identification system safeguarded against misuse
DE2738113C2 (de) * 1976-09-06 1998-07-16 Gao Ges Automation Org Vorrichtung zur Durchführung von Bearbeitungsvorgängen mit einem Identifikanden
FR2467448A1 (fr) * 1979-10-12 1981-04-17 Ricard Claude Procede, dispositif et taximetres pour eviter les fraudes sur le prix indique par l'afficheur lumineux d'un taximetre electronique
ZA825021B (en) * 1981-07-14 1983-06-29 Tag Radionics Ltd Coded information arrengements
US4575621A (en) * 1984-03-07 1986-03-11 Corpra Research, Inc. Portable electronic transaction device and system therefor

Also Published As

Publication number Publication date
DE3767797D1 (de) 1991-03-07
FR2601525A1 (fr) 1988-01-15
US4795893A (en) 1989-01-03
EP0252812B1 (fr) 1991-01-30
EP0252812A1 (fr) 1988-01-13
JPH0477352B2 (ja) 1992-12-08
CA1284841C (fr) 1991-06-11
FR2601525B1 (fr) 1988-10-21
ATE60681T1 (de) 1991-02-15
HK84195A (en) 1995-06-01
ES2021380B3 (es) 1991-11-01

Similar Documents

Publication Publication Date Title
JPS6388624A (ja) 電源の最初の遮断後に電子的デ−タ処理装置の機能を禁止する安全保護装置
US5034597A (en) IC cards and information storage circuit therefor
JP3577328B2 (ja) ゲーミング装置
JPH02288993A (ja) 識別要素
JP3639533B2 (ja) 集積回路カードの自動回復
JP2683739B2 (ja) データ担体
EP1249003B1 (de) Integrierte sicherheitsschaltung
US4808802A (en) Method and system for protecting information recorded in information medium
FR2615018A1 (fr) Support portatif
JPS6210744A (ja) 秘密コ−ドデ−タの保護方法および回路
JPS63195048A (ja) 運転免許証カ−ドシステム
JPH06215002A (ja) 制御アクセスを有する電子システム
TW515943B (en) Information processor and processing method
US6370402B1 (en) Portable radio terminal
JPS627251A (ja) 多機能形電話装置
KR950005205B1 (ko) 전원의 제 1 공급을 차단한 후 데이터 처리 유니트의 기능을 금지시키는 장치
JPH0533419B2 (ja)
JPS62287388A (ja) Ｉｃカ−ド
JPH1069434A (ja) Ｉｃカード
JP2829986B2 (ja) 電子機器の機能停止状態解除システム
JPS6175487A (ja) 電子装置
JPH0816480A (ja) メモリーカード
JPS62191197A (ja) 個人認証用板状記憶媒体
JPS6340917Y2 (ja)
JP2003208585A (ja) Ｉｃカード

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071208

Year of fee payment: 15