JPS6387089A - イコライザ回路 - Google Patents

イコライザ回路

Info

Publication number
JPS6387089A
JPS6387089A JP61232385A JP23238586A JPS6387089A JP S6387089 A JPS6387089 A JP S6387089A JP 61232385 A JP61232385 A JP 61232385A JP 23238586 A JP23238586 A JP 23238586A JP S6387089 A JPS6387089 A JP S6387089A
Authority
JP
Japan
Prior art keywords
amplifier
adder circuit
supplied
circuit
attenuator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61232385A
Other languages
English (en)
Inventor
Tokuya Fukuda
福田 督也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61232385A priority Critical patent/JPS6387089A/ja
Publication of JPS6387089A publication Critical patent/JPS6387089A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はイコライザ回路に関する。
〔発明の概要〕
この発明は、ミドルチェーン回路と呼ばれているイコラ
イザ回路において、アクティブタイプのバンドパスフィ
ルタをフィードフォワードループに設けることにより、
必要なイコライザ特性が得られるようにしたものである
〔従来の技術〕
8ミリビデオなどのVTRに使用される再生ヘッド用の
ヘッドアンプは、例えば第2図に示すように構成される
すなわち、同図において、Hlは回転磁気へ。
ドを示し、このヘッド1(xにより磁′気テープ(図示
せず)からFMビデオ信号が再生される。また、(1)
は帰還アンプを示し、これは、エミッタ接地のトランジ
スタQ1にエミッタフォロワのトランジスタQ2が直結
されて構成されている。ただし、R1は負荷抵抗器、R
2はバイアス用及び負帰還用の抵抗器、C4,C5は定
電流源用のトランジスタ、C1は信号成分(交流骨)を
バイパスするコンデンサである。
また、(2)はイコライザ回路(ミドルチェーン回路)
を示し、エミッタ接地のトランジスタQ3のコレクタに
、コイルLL、コンデンサC2及びQダンプ用の抵抗器
R3を有する並列共振回路が接続されて構成される。な
お、R4はエミッタ抵抗器である。
なお、このヘッドアンプは、鎖線で囲った部分が、他の
回路(図示せず)とともにIC化される。
そして、ヘッドH1の再生信号が、トランジスタQ1の
ベースに供給されて増幅され、その増幅出力がトランジ
スタQ2を通じてトランジスタQ3のコレクタから取り
出されて後段の回路(図示せず)に供給されるとともに
、トランジスタQ2の出力の一部が抵抗器R2を通じて
トランジスタQ1のベースに負帰還される。
ところで、このヘッドアンプに限られたことではないが
、ヘッドH1からトランジスタQ1のベースまでの信号
ラインには、破線で示すように浮遊容量Cxが存在する
。そして、ビデオ信号の帯域では、ヘッドH1はインダ
クタンス性であるから、このヘッドH1のインダクタン
スと浮遊容量Cxとで並列共振を生じ、ヘッドH1とア
ンプ(1)との間における信号ラインの周波数特性は、
第3図Aに実線で示すように例えば周波数7〜8MHz
にピークを生じてしまう。
そこで、このヘッドアンプにおいては、抵抗器R2によ
りアンプ(1)に負帰還がかけられ、これによりアンプ
(1)の入力インピーダンスZ1が、Zs =R2/ 
(1+A) A:アンプ(1)の利得 とされ、この入力インピーダンスZ1によりヘッドH1
と容量Cxとによる並列共振がQダンプされて同図Aに
破線で示すように周波数特性がフラットにされている。
ところが、このようにフィードバックダンピングを行っ
てヘッドH1からアンプ11)まで周波数特性をフラッ
トにしようとしても、実際には、同図Bに破線で示すよ
うに、共振点のレスポンスを低域に合わせると、中域、
例えば6〜7MHzのレスポンスが低下してしまう。
また、仮りに中域のレスポンスが低下しないとしても、
FMビデオ信号をFM1!1tllしたときのS/Nや
過変調などを考慮すると、中域のレスポンスが多少上昇
している方が好ましい場合もある。
このため、イコライザ回路(2)が設けられている。
すなわち、このイコライザ回路(2)は、同図Cに示す
ように中域にピークを有する周波数特性とされ、これに
より、ヘッドH1からイコライザ回路(2)の出力端ま
での総合の周波数特性が、フラットないし中域で多少レ
スポンスが上昇した特性とされる。
なお、この中域におけるレスポンスの上昇量は、抵抗器
R3,R4により設定され、最大で12dB程度にセン
トされる。
また、イコライザ回路(2)としてアクティブフィルタ
を使用したものも考えられている。
第4図はその一例を示し、アンプ(1)からのFMビデ
オ信号がバッファアンプ(3)を通じて加算回路(4)
に供給されるとともに、アンプ(3)からの信号がバン
ドパスフィルタ(5)に供給される。このフィルタ(5
)は、2次のパイフォードフィルタにより構成されてい
るもので、オペアンプ(51) 、  (52)が設け
られ、アンプ(3)からの信号がコンデンサCStを通
じてアンプ(52)の同相入力端に供給され、アンプ(
52)の出力端と接地との間に、コンデン、すC52が
接続されるとともに、アンプ(52)の出力がアンプ(
51) 、  (52)の逆相入力端に帰還され、バイ
アス電圧v5がアンプ(51)の同相入力端に供給され
、その出力がアンプ(52)の同相入力端に供給される
。したがって、アンプ(52)からは、アンプ(3)か
らのビデオ信号の中域成分が取り出される。
そして、この中域成分が、利得制御アンプ(6)を通じ
て加算回路(4)に供給されるとともに、このとき、ア
ンプ(6)の利得が制御電圧v6により制御される。
したがって、加算回路(4)において、アンプ(3)か
らのビデオ信号に、フィルタ(5)からの中域成分が加
算されることになるので、この回路は第3図Cに示す周
波数特性を有するイコライザ回路(2)として働り、そ
して、このとき、電圧v6によりアンプ(6)の利得が
変化して加算回路(4)に供給される中域成分のレベル
が変化するので、中域を所望のレベルとすることができ
る。
〔発明が解決しようとする問題点〕
ところが、第2図に示すイコライザ回路(2)において
は、IC化した場合、素子LL、C2,R3を外付けに
しなければならず、IC化の効果が小さいなどの問題が
ある。
その点、第4図のイコライザ回路(2)では、IC化し
たとき、外付は部品が不要となるが、アンプ(6)に最
大で12dB程度の利得を必要とし、かつ、その利得を
可変できる必要があるので、利得の安定度が悪くなると
ともに、素子数が増加するなどの問題がある。
この発明は、これらの問題点を解決しようとするもので
ある。
〔問題点を解決するための手段〕
このため、この発明においては、アクティブタイプのバ
ンドパスフィルタを、フィードフォワードループに設け
る。
〔作用〕
中域にフィードフォワード量に対応したレベルのピーク
を生じる。
〔実施例〕
第1図において、アンプ(1)からの信号が加算回路(
4)に供給され、その出力信号がバンファアンプ(3)
を通じて後段の回路(図示せず)に供給される。
また、バンドパスフィルタ(5)が上述と同様にアクテ
ィブタイプに構成され、加算回路(4)の出力信号がフ
ィルタ(5)に供給され、このフィルタ(5)の出力信
号が、バンファアンプ(7)及びアッテネータ(8)を
通じて加算回路(4)に供給される。
このような構成において、 (0≦に≦1) とすれば、 E1+E@=E4     ・・・・(i)Es −E
+  ・Hs(3)・K ・・・・(ii )が成立す
るので、これら(i)、  (ii)式から=)Io(
St となる、つまり、アンプ(1)の出力端と、アンプ(3
)の入力端との間の信号ラインの伝達関数Ho(3)は
、(iii )式で示される。
したがって、フィルタ(5)の中域における利得をOd
B (Hs (3)= 1 )とすると、(iii )
式は、K=0.75のとき、 Ha (s)= 4−12 (dB) となり、第4図におけるような利得制御アンプ(6)を
設けなくても、中域に必要な利得を得ることができる。
また、(iii )式において、K=Oとすれば、Ho
 (3)−1−0(dB) となり、中域のピークをなくしてフラフトな周波数特性
にできる。
したがって、アッテネータ(8)を調整することにより
、中域の周波数特性を任意に変更できる。
こうして、この発明によれば、中域における周波数特性
を補正できるが、この場合、特にこの発明によれば、I
C化したとき、外付は部品が少なく、IC化に適してい
る。また、第4図の回路のように利得制御アンプ(6)
を必要としないので、中域における利得の安定度が高い
。さらに、素子数が少ないので、アクティブ化が容易で
ある。しかも、中域における利得を、アッテネータ(8
)により任意に安定に変更できる。
なお、上述において、ヘッドH1にコンデンサを並列接
続して高域特性を改善すると同時に、その中域特性を補
正する場合にも、この発明を適用できる。
〔発明の効果〕
この発明゛によれば、tC化したとき、外付は部品が少
なく、IC化に通している。また、第4図の回路のよう
に利得制御アンプ(6)を必要としないので、中域にお
ける利得の安定度が高い、さらに、素子数が少ないので
、アクティブ化が容易である。
しかも、中域における利得を、アッテネータ<8)によ
り任意に安定に変更できる。
【図面の簡単な説明】
第1図はこの発明の一例の系統図、第2図〜第4図はそ
の説明のための図である。 (5)はバンドパスフィルタ、(8)はアッテネータで
ある。

Claims (1)

  1. 【特許請求の範囲】 加算回路と、アクティブタイプのバンドパスフィルタと
    、アッテネータとを有し、 入力信号を上記加算回路に供給し、 この加算回路の出力信号を上記バンドパスフィルタに供
    給し、 このバンドパスフィルタの出力信号を上記アッテネータ
    を通じて上記加算回路に供給し、 この加算回路から上記出力信号として、上記入力信号の
    、上記バンドパスフィルタの通常帯域における帯域の利
    得が補正された信号が取り出されるとともに、 上記アッテネータの減衰比により上記加算回路の出力信
    号における上記補正量が制御されるようにしたイコライ
    ザ回路。
JP61232385A 1986-09-30 1986-09-30 イコライザ回路 Pending JPS6387089A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61232385A JPS6387089A (ja) 1986-09-30 1986-09-30 イコライザ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61232385A JPS6387089A (ja) 1986-09-30 1986-09-30 イコライザ回路

Publications (1)

Publication Number Publication Date
JPS6387089A true JPS6387089A (ja) 1988-04-18

Family

ID=16938403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61232385A Pending JPS6387089A (ja) 1986-09-30 1986-09-30 イコライザ回路

Country Status (1)

Country Link
JP (1) JPS6387089A (ja)

Similar Documents

Publication Publication Date Title
US4406990A (en) Direct coupled DC amplification circuit
US6005431A (en) High band width, high gain offset compensating amplifier system for a read channel
US6566953B2 (en) High-frequency amplifier circuit for UHF television tuner having less distortion
US6052027A (en) Wideband operational amplifier having a plurality of feedback loops
US4956729A (en) Video signal preamplifier circuit
US5266905A (en) Audio amplifier with amplified feedback
JPS6387089A (ja) イコライザ回路
JPH03130967A (ja) 磁気再生ヘッドアンプ
JP3024714B2 (ja) リミッタ増幅器
US4636745A (en) Signal waveform equalizing circuitry
GB2439983A (en) Frequency compensation for an audio power amplifier
JPS59183522A (ja) 電気信号処理装置
US4139825A (en) Audio frequency amplifier
JPH0248965Y2 (ja)
JPH03224103A (ja) ビデオヘッドアンプ
JPH08298436A (ja) フィルタ回路
JPH055405B2 (ja)
US5327102A (en) Sound recording apparatus
JP3393240B2 (ja) アクティブバンドパスフィルタ及びこれを用いた記録情報再生装置
JPS6248946B2 (ja)
JP3531030B2 (ja) ビデオ信号増幅回路
JPH1084238A (ja) 自動利得制御回路
JPS62226705A (ja) 自動利得制御増幅回路
JP3109128B2 (ja) シャープネス回路
JPS6133703Y2 (ja)