JPS638636B2 - - Google Patents

Info

Publication number
JPS638636B2
JPS638636B2 JP56205644A JP20564481A JPS638636B2 JP S638636 B2 JPS638636 B2 JP S638636B2 JP 56205644 A JP56205644 A JP 56205644A JP 20564481 A JP20564481 A JP 20564481A JP S638636 B2 JPS638636 B2 JP S638636B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor material
thin film
mechanochemical polishing
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56205644A
Other languages
English (en)
Other versions
JPS58106883A (ja
Inventor
Tetsuo Sekya
Hideo Suyama
Toshiaki Wada
Yoshiaki Katsuyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Proterial Ltd
Original Assignee
Sony Corp
Sumitomo Special Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sumitomo Special Metals Co Ltd filed Critical Sony Corp
Priority to JP56205644A priority Critical patent/JPS58106883A/ja
Publication of JPS58106883A publication Critical patent/JPS58106883A/ja
Publication of JPS638636B2 publication Critical patent/JPS638636B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Hall/Mr Elements (AREA)

Description

【発明の詳細な説明】 この発明は、ホール素子の製造において用いら
れる複合基板を、磁性材料基板並びに半導体材料
ウエハーの表面をメカノケミカル・ポリツシング
によりほぼ完全結晶状態に保持して製造する方法
に係り、メカノケミカル・ポリツシングによる半
導体材料ウエハーの最終精密仕上げを能率よくか
つ高精度に行なう複合基板の製造方法に関する。
一般に、ホール素子の製造方法としていわゆる
バルク法と呼ばれる製法があり、これは所定の軟
質磁性材料基板上にInSb、GaAs等の金属間化合
物半導体材料ウエハーを接着し、この半導体材料
ウエハーを所定の厚みまで機械研摩あるいは化学
研摩によつて加工した複合バルク基板を用いる製
法である。
この際、磁性材料基板はその表面がダイヤモン
ド粉その他の砥粒で研摩されているため、その表
面層に加工流動層、変形変質層あるいは応力残溜
層が存在し、その後の工程において上記応力や歪
により悪影響を及ぼしている。また半導体材料ウ
エハーの場合も同様に悪影響があり、例えば
InSb膜の電子移動度がバルク材特性より低く十
分なるS/N比を得ることができなかつた。
そこでこの発明は、基板の表面層に変質層が生
じないように、超精密なメカノケミカル・ポリツ
シングにより表面仕上げを行ない、また半導体材
料も同様にウエハー両面を順次メカノケミカル・
ポリツシユすることにより、各表面をほぼ完全結
晶状態に保持し、高い電子移動度を得ている。
ここでメカノケミカル・ポリツシングとは、
SiO2、Al2O3、MgO等の粒径0.001〜0.05μmの超
微細粉末を純水中に懸濁させた液を用いて、被加
工材を液中ラツプ方式で加工する方法である。す
なわち、所定割合とした超微細粉末の純水中懸濁
液を貯めた容器内に、例えば円板型のラツプを回
転させ、被加工材を液中にてラツプと対向させて
相対的に回転させ、液中加工するものである。ラ
ツプ材、ラツプ速度は超微細粉末の種類、粒径や
懸濁量、被加工材等により適宜選定すればよく、
純水中の懸濁量は0.5〜20wt%が好ましい。
ところで、磁性材料基板に接着したInSb、
GaAs等の半導体材料ウエハーは、所定厚み例え
ば2±1μmまで加工する必要がある。これを上記
のメカノケミカル・ポリツシングで行なう場合、
特殊な治具を使用して行なう必要があるため、加
工能率に問題を生じる。そのため加工能率を考慮
して、10±5μmまでメカノケミカル・ポリツシン
グを施し、その後2±1μmまでケミカル・エツチ
ングする方法を採ることもできるが、加工工程が
増えるため好ましくない。
また、最終仕上げまで行う際に、特殊な治具を
使用せずにメカノケミカル・ポリツシングを施し
た場合には厚みにバラツキが生じやすく、高い平
坦度を得るのは困難となる。
そこで、さらにこの発明方法では、上記の複合
基板を得る製法において、軟質磁性材料基板を金
属間化合物半導体材料ウエハーより大きい寸法と
し、基板上に上記ウエハーを固着後、基板の外周
余白部に、硬質セラミツク材からなる高きゲージ
を被着し、上記半導体材料ウエハーを高さゲージ
の上面を基準面としてメカノケミカル・ポリツシ
ングで超精密加工することにより、能率よくかつ
高精度に仕上げるものである。すなわち上記の方
法で2±0.5μmまで精密加工することができる。
次に軟質磁性材料基板には、Mn―Znフエライ
ト、Ni―Znフエライトなどのソフトフエライト
等が使用できるが、例えばMn―Znフエライトは
その固有電気抵抗が数10Ω−cmであるため、例え
ばInSbの半導体材料ウエハーと導電性であるハ
ンダ層を介して接合する際に絶縁薄膜層を必要と
する。一方、Ni―Znフエライトはその固有電気
抵抗が1×106Ω−cm以上であるため絶縁薄膜層
を介在させる必要がない。また、ハンダ層が導電
性であるため、半導体材料ウエハー側にも同様に
絶縁薄膜層を設ける必要がある。これらの絶縁薄
膜層にはAl2O3、SiO2、Si3N4等の酸化物材料を
用いることができる。
なお、ハンダ層の材料には、ハンダ材の液相線
がInSb、GaAsの脆性、延性遷移温度を越えない
範囲のものを選ぶ必要があり、組成としては、重
量%でPb:Sn=45:55〜90:10の組成とするこ
とが好ましい。
金属間化合物半導体材料ウエハーには、すぐれ
た電子移動度が得られるInSb、GaAsが適してお
り、すぐれた特性を得るのに単結晶であることが
望ましいが、多結晶のものであつても、この発明
による複合基板ではすぐれたものが得られる。
以下にこの発明による複合基板の製造方法を図
面に基づいて説明する。
第1図は基板と半導体材料ウエハーを接着材で
接合する場合の工程図であり、第2図は基板と半
導体材料ウエハーとの接合に、それぞれに被着し
た溶着用のハンダ層を対向させ、加熱圧着する場
合を示している。
まず第1図から説明する。軟質磁性材料にMn
―Znフエライトを用いてフエライト基板1とな
し、その一面にメカノケミカル・ポリツシングを
施こし(a図)、このポリツシユ面(P1)に
Al2O3、SiO2、Si3N4等の酸化物の絶縁薄膜層2
を300〜3000Åの厚みで、スパツターあるいは蒸
着により被着する(b図)。
次に金属間化合物半導体材料に例えばInSb、
GaAs等を用いて、フエライト基板1より小寸法
の半導体材料ウエハー3の一面にメカノケミカ
ル・ポリツシングを施こし(c図)、そのポリツ
シユ面(P2)を上記のフエライト基板1の絶縁
薄膜層2表面に接着材4を用いて接合する(d
図)。
続いて、半導体材料ウエハー3を接着した基板
1の何も被着していない余白部分、例えば、円板
型の基板並びに半導体材料ウエハーを用いた場合
はフエライト基板1の外端円周部10に、Al2O3
等の硬質セラミツク材からなるリング状の高さゲ
ージ5を真空蒸着あるいは反応蒸着で被着する
(e図)。この場合、高さゲージ5は基板1上の絶
縁層2厚、接着材4層厚、半導体材料ウエハー3
厚並びにその仕上げ厚み寸法を考慮して、所定の
高さまで基板1上に被着する。
次に、この高さゲージ5の上面を基準として、
メカノケミカル・ポリツシングにより半導体材料
ウエハー3を加工し、高さゲージ5高さまでポリ
ツシングして最終仕上げポリツシユ面(P3)と
する(f図)。
以上の工程を経て得た複合基板は、最終仕上げ
精度が±0.5μm以下でメカノケミカル・ポリツシ
ングされているため、極めてすぐれた特性が得ら
れ、表面の完全結晶性並びにバルク材と同等の電
子移動度が得られる。
なお、高さゲージは硬質セラミツク材を用いる
ため、メカノケミカル・ポリツシングをはじめ他
のラツピング等の加工時に、高さゲージ自体の寸
法精度が変動することは少ないが、加工による高
さゲージの変化を防止するため、耐摩耗性薄膜を
高さゲージの上面に被着することにより、耐摩耗
性を向上させるのもよい。耐摩耗性薄膜には、
ZrO2の酸化物、SiO3N4やTiNの窒化物、Tic、
Wc、Sicの炭化物の材料を使用することができ
る。
続いて第2図に基づいて説明する。
軟質磁性材料にMn―Znフエライトを用いて円
板型のフエライト基板1となし、その一面にメカ
ノケミカル・ポリツシングを施こし(a図)、こ
のポリツシユ面(P1)にAl2O3等の酸化物の絶縁
薄膜層2を300〜3000Åの厚みで、スパツターあ
るいは蒸着により被着させる(b図)。続いて絶
縁層2上に溶着用のハンダ材例えばPb:Sn=45
〜90:55〜10の組成をスパツターあるいは蒸着に
より被着し、例えば500Å厚みのハンダ層6とす
る(c図)。
次に、金属間化合物半導体材料にInSbを用い、
基板1より小径の円板型となした半導体ウエハー
3の一面にメカノケミカル・ポリツシングを施こ
し(d図)、この半導体材料ウエハー3のポリツ
シユ面(P2)上にAl2O3等の酸化物の絶縁薄膜層
7を例えば300〜3000Åの厚みでスパツターある
いは蒸着により被着する(e図)。続いてこの絶
縁層7上に溶着用のハンダ材を上記と同様に被着
して500Å厚みのハンダ層8とする(f図)。
そして、フエライト基板1と半導体材料ウエハ
ー3のハンダ層6,8を対向させて、例えば230
〜250℃程度で加熱圧着して両者を接合する(g
図)。
次にフエライト基板1の余白部たる外側円周部
10に半導体材料ウエハー3の厚み並びに仕上寸
法、絶縁薄膜層7,2の厚み、ハンダ層6,8の
厚みを考慮して、Al2O3等の硬質セラミツク材か
らなるリング状の高さゲージ9を真空蒸着あるい
は反応蒸着で被着し、このゲージ9面を基準とし
て、メカノケミカル・ポリツシングにより半導体
材料ウエハー3を加工し、高さゲージ9高さまで
これをポリツシングして最終仕上げポリツシユ面
(P3)とする(h図)。
以上の第2図の工程を経て得られた複合基板
は、フエライト基板1と半導体材料ウエハー3と
の接合にそれぞれに被着したハンダ層で溶着して
いるため、上記例の場合0.1μmの薄く均一でかつ
強度の安定した接着層となり、半導体材料ウエハ
ー3の平坦度が良くなつており、最終成上げ精度
も±0.5μmでメカノケミカル・ポリツシユされて
いるため、極めてすぐれた特性が得られ、表面の
完全結晶性並びにバルク材と同等の電子移動度が
得られる。
以下にこの発明による実施例を説明する。
実施例 1 実施条件 (イ) 基板1……高密度Mn―Znフエライト35φ×
3mm形状、 (ロ) 絶縁層2,7……Al2O3を1000Å厚みに蒸
着、 (ハ) ハンダ層6,8……500Å厚みにスパツタリ
ング、 層組成……Pb:Sn=62:38 スパツター条件……パワー;100W/4″φ、Ar
圧;3〜6×10-3torr電極間距離;35mmサンプ
ル温度;R.T〜50℃ ターゲツト;Pb:Sn=50:50 スパツターレイト;400Å/min (ニ) 半導体材料ウエハー3……InSb、25φ×0.2
mm (ホ) メカノケミカル・ポリツシング…… 純水中懸濁液……粒径0.01μm、SiO2、0.5〜
20wt%、 ラツプ速度……40〜60m/min 加工時間……15〜30min、 (ヘ) 接着材4……低粘度樹脂系ボンド、3000Å厚
み、 (ト) ハンダ層6,8の溶着……恒温炉にて治具を
用い、300g/cm2の圧力でピストン方式で加熱
圧接、温度240℃、 以上の条件で上述したこの発明による2種の製
造方法で複合基板を作製し、フエライト基板1の
外側円周部10に、2〜3mm幅のリング状高さゲ
ージ5,9を真空蒸着し、接合に接着材4を用い
る場合(第1図、e図)には、高さゲージ5の高
さは2.4μmの高さで、又、ハンダ層6,8を溶着
する場合(第2図h図)には、高さゲージ9は
2.3μmの高さで被着した。
高さゲージ5,9を被着したのち、メカノケミ
カル・ポリツシングにより最終仕上げを行なつた
ところ、接着材4を用いた製造方法の場合、半導
体材料ウエハー3の厚みは2±0.5μmの精度で仕
上を完了した。又、ハンダ層6,8を用いた製造
方法の場合は、2±0.4μmの精度で半導体材料ウ
エハー3を精密仕上げすることができた。さら
に、表面は完全結晶性を保持しており、表面粗さ
は±20Åであり、バルク材と同等の電子移動度が
得られた。
【図面の簡単な説明】
第1図、第2図はこの発明による複合基板の製
造方法を説明する工程図であり、第1図は基板と
半導体材料ウエハーとの接合に接着材を用いる場
合、第2図は同じく接合にハンダ材を用いる場合
である。 図中、1……基板、2,7……絶縁薄膜層、3
……半導体材料ウエハー、4……接着材、5,9
……高さゲージ、6,8……ハンダ層、P1,P2
P3……ポリツシユ面、10……外側円周部。

Claims (1)

  1. 【特許請求の範囲】 1 メカノケミカル・ポリツシングにより超精密
    仕上げを行なつた軟質磁性材料基板の表面に必要
    により絶縁薄膜層を被着し、次に上記基板寸法よ
    り小なる金属間化合物半導体材料ウエハーの一面
    をメカノケミカル・ポリツシングにより超精密仕
    上げを行ない、上記絶縁薄膜層を被着した軟質磁
    性材料基板の表面に接着し、上記半導体材料ウエ
    ハーを接着した上記基板の外周余白部に、硬質セ
    ラミツク材からなる高さゲージを被着し、上記半
    導体材料ウエハーの他面を高さゲージの上面を基
    準面としてメカノケミカル・ポリツシングにより
    超精密仕上げを施こす複合基板の製造方法。 2 硬質セラミツク材からなる高さゲージの上面
    に、酸化物、窒化物、炭化物等の耐摩耗性薄膜を
    被着してなる特許請求の範囲第1項記載の複合基
    板の製造方法。 3 メカノケミカル・ポリツシングにより超精密
    仕上げを行なつた軟質磁性材料基板の表面に必要
    により絶縁薄膜を被着し、その上に溶着用のハン
    ダ材を被着し、次に上記基板寸法より小なる金属
    間化合物半導体材料ウエハーの一面をメカノケミ
    カル・ポリツシングにより超精密仕上げを行な
    い、その面上に絶縁薄膜を被着した後さらに上記
    と同質の溶着用ハンダ材を被着し、上記基板と上
    記半導体材料ウエハーとをそのハンダ材被着面で
    溶着接合し、溶着接合後の上記基板の外周余白部
    に、硬質セラミツク材からなる高さゲージを被着
    し、上記半導体材料ウエハーの他面を高さゲージ
    の上面を基準面としてメカノケミカル・ポリツシ
    ングにより超精密仕上げを施こす複合基板の製造
    方法。 4 硬質セラミツク材からなる高さゲージの上面
    に、酸化物、窒化物、炭化物等の耐摩耗性薄膜を
    被着してなる特許請求の範囲第3項記載の複合基
    板。
JP56205644A 1981-12-18 1981-12-18 複合基板の製造方法 Granted JPS58106883A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56205644A JPS58106883A (ja) 1981-12-18 1981-12-18 複合基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56205644A JPS58106883A (ja) 1981-12-18 1981-12-18 複合基板の製造方法

Publications (2)

Publication Number Publication Date
JPS58106883A JPS58106883A (ja) 1983-06-25
JPS638636B2 true JPS638636B2 (ja) 1988-02-23

Family

ID=16510299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56205644A Granted JPS58106883A (ja) 1981-12-18 1981-12-18 複合基板の製造方法

Country Status (1)

Country Link
JP (1) JPS58106883A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8800953A (nl) * 1988-04-13 1989-11-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderlichaam.

Also Published As

Publication number Publication date
JPS58106883A (ja) 1983-06-25

Similar Documents

Publication Publication Date Title
US4659606A (en) Substrate members for recording disks and process for producing same
US5616426A (en) Ceramic substrate with silicon carbide smoothing layer
US3798746A (en) Process of making acousto-optic devices
US4690846A (en) Recording disk substrate members and process for producing same
JPH05253835A (ja) 半導体本体の製造方法
US5165981A (en) Ceramic substrate and preparation of the same
JPH0352129B2 (ja)
US4056457A (en) Method of depositing low stress hafnium thin films
JPS638636B2 (ja)
US4816128A (en) Process for producing substrate member for magnetic recording disc
JP5038553B2 (ja) スパッタリングターゲットの製造方法
JPS61131229A (ja) 磁気デイスク用基板とその製造方法
JPS6146271B2 (ja)
JP3129233B2 (ja) Ba、SrおよびTiの複合酸化物焼結体からなる高誘電体膜形成用スパッタリングターゲット
JPH0352128B2 (ja)
JPS60229224A (ja) 磁気デイスク用基板及びその製造方法
JPS63283858A (ja) 硬質複合粉末研磨材
JPS58106882A (ja) 複合基板
JP3093925B2 (ja) ホール素子の製造方法
JPS62218071A (ja) ダイヤモンド研摩シ−ト
JP2524127B2 (ja) 薄膜磁気ヘツドの製造方法
JPH0750537A (ja) 圧電共振子の製造方法
JPH05104445A (ja) 切断用カツターの製造方法
JP3537300B2 (ja) 半導体基板用研磨布のドレッサーおよびその製造方法
JPH04335202A (ja) 垂直磁気記録再生薄膜ヘッドの製造方法