JPS6385988A - 図形表示システムにおける図形の変換方法 - Google Patents

図形表示システムにおける図形の変換方法

Info

Publication number
JPS6385988A
JPS6385988A JP62132017A JP13201787A JPS6385988A JP S6385988 A JPS6385988 A JP S6385988A JP 62132017 A JP62132017 A JP 62132017A JP 13201787 A JP13201787 A JP 13201787A JP S6385988 A JPS6385988 A JP S6385988A
Authority
JP
Japan
Prior art keywords
matrix
calculating
rows
matrices
repeating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62132017A
Other languages
English (en)
Other versions
JPH0776987B2 (ja
Inventor
アンソニー・マイケル・フイオレ
ブルース・カールトン・ヘンペル
グレゴリ・ドナルド・ライブ
ボブ・チヤオ−チユ・リアング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6385988A publication Critical patent/JPS6385988A/ja
Publication of JPH0776987B2 publication Critical patent/JPH0776987B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/548—Trigonometric functions; Co-ordinate transformations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49905—Exception handling
    • G06F7/4991—Overflow or underflow

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は情報取扱いシステムに係り、更に詳しくは、図
形表示システムにおけるデータ変換方法及びデータ変換
装置に関する。
Ｂ、従来技術 従来の図形表示システムにおけるデータ変換方法では、
例えばＩ　Ｂ　Ｍ　５０８０図形表示システムのマニュ
アル（マニュアル番号ＧＡ２３−２０１２−〇）に記述
されているように、複数のマトリックスエレメント（例
えば３次間室間用の１２エレメント）に対して唯一のシ
フトファクタしか存在しないような変換マトリックスの
連結を行っていた。従来の変換マトリックス計算方法で
は、マトリックスの連結の結果生じたオーバーフロー状
態を制御するような変換シフトファクタが存在していな
かった。
Ｃ０解決しようとする問題点 本発明の目的は、図形表示システムにおいて図形データ
を効率良く変換することである。
Ｄ１問題点を解決するための手段 本発明は次の各段階を含んでいる。
段階１：少なくとも１つのスケールシフトファクタ及び
複数の変換シフトファクタを備える、例えば９あるいは
１２のマトリックスエレメントから成る第１マトリック
スを形成する。
段階２：第１マトリックスと同様の構造の第２マトリッ
クスを形成する。
段階３：第３マトリックスの形成のために第１及び第２
マトリックスのエレメントについて連結計算を行う。
段階４：各エレメント中の先行ゼロの数を決定すること
により第３マトリックスを正規化する。
段階５：第３マトリックスの最下位行の変換項を計算し
て第３マトリックスを完成させる。
Ｅ、実施例 本実施例の図形表示システムは座標変換のための特別な
マトリックスを用いており、前記マトリックスは例えば
４Ｘ３（４行３列）のマトリックスである。この場合、
はじめの３行は１つのスケールファクタを受は持つ９つ
の少数であり、最後の行の３つの数は整数である。
幾つかのアプリケーションでは、数個のマトリックスを
連結した結果、得られたマトリックスエレメントがオー
バーフローする。このような精密さに関する問題を解決
するため、３つの独立なシフトファクタがマトリックス
の最下位の行のために導入されている。これら３つのエ
レメントは。
マトリックスのはじめの３行とともに、新しいマトリッ
クスを構成する。
こうして得られた新しいマトリックスのシフトファクタ
に基づき、もしいずれかの変換項が１６ビツトを越える
場合には、クリッピング境界が調整され、その結果、ユ
ーザのデータはオーバーフローを回避するように調整さ
れる（第４図参照）。
マトリックスのノ式 マトリックスＭのエレメントはｍｉｊで表わされる。こ
のｍｉｊはｉ行、ｊ列のエレメントである。
麿Ｊ「ζｈ　ＩＪ　−／　’）玉 変換マトリックスは次のように表わされる（ここでは３
次元マトリックスについて表わされている。２次元マト
リックスは３次元マトリックスのサブセットとして取扱
えばよい。） また、シフトファクタをｓｆで表わす。
はじめの９つのエレメントｍ　１１、ｍ１２）・・・ｍ
３３は次のように表わされる少数である。
ｓ、ｘｘｘ　　ｘｘｘｘ　　ｘｘｘｘ　　ｘｘｘｘｍ４
１．ｍ４２．ｍ４３は次のように表わされる。この値は
２の補数形式で表わされている。
５ｘｘｘ　　　ｘｘｘｘ　　　ｘｘｘｘ　　　ｘｘｘｘ
シフトファクタｓｆの値はＯから１２の範囲である。最
後の３つの項ｍ４１、ｍ４２）ｍ４３が変換項である。
座員変長 点（Ｘ、Ｙ、Ｚ）（、：：で、Ｘ、Ｙ、Ｚは整数とする
。）にマトリックスＭを掛けると１次のような結果とな
る。
新しいｘ＝（Ｘ−ｍ１１＋Ｙ−ｍ２１＋Ｚ・ｍ３１）　
・（２Ｓｆ）＋ｍ４１ 新しいＹ＝（ｘ−ｍ１２＋Ｙ−ｍ２２＋Ｚ・ｍ３２）　
・（２ｓｆ）＋ｍ４２ 新しいＺ＝（ｘ−ｍ１３＋Ｙ−ｍ２３＋ｚ・ｍ３３）　
・（２８ｆ）＋ｍ４３ ヱ上ユ１交ス１藍 ２つのマトリックスＭ、Ｎが次のように表わされるとす
る。
シフトファクターｓｆｌ シフトファクターｓｆ２ また、マトリックスＱが次のようであるとする。
シフトファクターｓｆ３ このようなときに、Ｑ＝Ｍ−Ｎが成立しているとすれば
、以下の各関係が成立する。
ｑｌｌ＝ｍｌｌ・ｎ　１１　＋ｍ　１２・ｎ１２＋ｍ１
３　　・　ｎ１３ ｑ１２＝ｍ１１　・ｎ１２＋ｍ１２・ｎ２２＋ｍ１３　
　・　ｎ３２ ｑ１３＝ｍ１１・ｎ１３＋ｍ１２・ｎ２３＋ｍ１３　　
・　ｎ３３ ｑ２１＝ｍ２１　・ｎ１２＋ｍ２２・ｎ２１＋ｍ２３　
　・　ｎ３１ ｑ２２＝ｍ２１　・ｎ１２＋ｍ２２・ｎ２２＋ｍ２３　
　・　ｎ３２ ｑ　２３　＝　ｍ　２１　・ｎ１３＋ｍ２２・ｎ２３＋
ｍ２３　　・　ｎ３３ ｑ３１　＝ｍ３１　・ｎ１２＋ｍ３２・ｎ２１＋ｍ３３
　　・　ｎ３１ ｑ３２＝ｍ３１　・ｎ１２＋ｍ３２・ｎ２２＋ｍ３３　
　・　ｎ３２ ｑ３３　＝ｍ３１　・ｎ１３＋ｍ３２・ｎ２３＋ｍ３３
　　・　ｎ３３ ｓｆ＝ｓｆｌ＋ｓｆ２ ｑ４１＝（ｍ４１・ｎ１３＋ｍ４２・ｎ２１＋ｆ２ ｍ４３・ｎ３１）（２）＋ ｑ４２＝（ｍ４１・ｎ　１２＋ｍ４２・ｎ２２＋ｆ２ ｍ４３・ｎ３２）（２）＋ ｑ４３＝（ｍ４１・ｎ１３＋ｍ４２・ｎ２３＋ｆ２ ｍ４３・ｎ３３）（２）＋ 注：９つの項（ｍ４１・ｎ１１．ｍ４２・ｎ２１、・・
・ｍ４３・ｎ３３）の全ての先行ゼロの数がゼロより大
きいときには、シフトファクタｓｆ３を調整しなければ
ならない。
ヱ旦１且旦ヱ上ユヱ玄ス Ｐ　ＨＩ　Ｇ　Ｓ　（Ｐｒｏｇｒａｍｍｅｒｓ　Ｈｉｅ
ｒａｃｈｉｃａｌＩｎｔｅｒａｃｔｉｖｅ　Ｇｒａｐｈ
ｉｃｓ　Ｓｙｓｔｅｍ　：プログラマー階層対話式図形
処理システム）マトリックスを次のように定義する。
シフトファクタ・・・・・・ｓｆ 変換シフトファクタ・・・・・・ｔｌｆ、ｔ２ｆ、ｔ３
はじめの９つのエレメントｍ１１１ｍ１２）・・・ｍ　
３３はｓ、ｘｘｘ　　ｘｘｘｘ　　ｘｘｘｘ　　ｘｘｘ
ｘで表わされ。
ｍ４１、ｍ４２）ｍ４３は５ｘｘｘ　　ｘｘｘｘｘｘｘ
ｘ　　ｘｘｘｘで表わされる。
ｓｆの値は−１６から１６の範囲内である。
実行を容易にするため、シフトファクタは−５１２（Ｘ
’　ＦＥＯＯ）とされティる。
ｔｌｆ、ｔ２ｆ、ｔ３ｆは３つのマトリックスエレメン
トｍ４１、ｍ４２）ｍ４３のためのシフトファクタであ
り、変換項は次のようになる。
ｔｌｆ ｍ４１（２） ２ｆ ｍ４２（２） ３ｆ ｍ４３　（２） ｔｌｆ、ｔ２ｆ、ｔ３ｆの値は−１６から１６の範囲で
ある。
崖１１１良 点（ｘ、ｙ、ｚ）が整数で与えられたときに。
この点にマトリックスＭを掛けると次のようになる。
新しいＸ＝（Ｘ−ｍ１１＋Ｙ−ｍ２１＋ｚ・ｍ３１）　
・（２”　）　＋ｍ４１ １ｆ 新しいＹ＝（ｘ−ｍ１２＋Ｙ−ｍ２２＋Ｚ・−ｍ３２）
　・（２ｓｆ）＋ｍ４２ ２ｆ 新しいＺ＝　（Ｘ−ｍ１３＋Ｙ−ｍ２３＋Ｚ・ｍ３３）
　・（２”　）　＋ｍ４３ ３ｆ ヱ」ΩＬ乙タノ」［様 次のような２つのＰＨＩＧＳマトリックスＭ、Ｎが与え
られたとする。
シフトファクタ：ｓｌｆ 変換シフトファクタ：ｔｌｆｌ、ｔ２ｆｌ、３ｆｌ シフトファクタ：ｓ２ｆ 変換シフトファクタ：ｔｌｆ２）ｔ２ｆ２）ｔ３ｆ２　
　− このとき、Ｑ＝Ｍ−Ｎであるとすれば、Ｑは次のように
なる。
シフトファクタ：ｓｆ３ 変換シフトファクタ：ｔｌｆ３、ｔ２ｆ３、３ｆ３ ここで、Ｑの各エレメントは次のようになる。
ｑ１１＝ｍ１１・ｎ１２＋ｍ１２・ｎ２１＋ｍ１３・ｎ
３１ ｑ１２＝ｍ１１・ｎ１２＋ｍ１２・ｎ２２十ｍ１３・ｎ
３２ ｑ１３＝ｍ１１・ｎ１３＋ｍ１２・ｎ２３＋ｍ　１３・
ｎ３３ ｑ　２１　＝　ｍ　２１・ｎ１２＋ｍ２２・ｎ２１＋ｍ
２３・ｎ３１ ｑ２２＝ｍ２１・ｎ１２＋ｍ２２・ｎ２２＋ｍ２３・ｎ
３２ ｑ２３＝ｍ２１・ｎ１３＋ｍ２２・ｎ２３＋ｍ２３・ｎ
３３ ｑ３１−ｍ３１・ｎ１３＋ｍ３２・ｎ２１＋ｍ、３３・
ｎ３１ ｑ３２＝ｍ３１・ｎ　ｌ　２　＋　ｍ　３２・ｎ２２十
ｍ３３・ｎ３２ ｑ３３＝ｍ３１・ｎ１３＋ｍ３２・ｎ２３＋ｍ３３　　
・　ｎ３３ また。
５ｆ３＝：ｓｆｌ＋ｓｆ２　（下記の注１参照）が成立
する。
Ｑの残りの３エレメントは次のようである。
ｑ４１・（２ｔｌｆ３．＝ ｔｌｆｌ ｍ４１・ｎｉｌ・　（２）・ ｆ２ （２）＋ ２ｆ１ ｍ４２・ｎ２１・　（２）・ ｆ２ （２）＋ ３ｆ１ ｍ４３・ｎ３１・　（２）・ ｆ２ （２）＋ ｎ４１・（２ｔ１ｆ２） ｑ４２・　（２ｔ２ｆ３）＝ ｔｌｆｌ ｍ４１・ｎ１２・　（２）・ ｆ２ （２）＋ ２ｆ１ ｍ４２・ｎ２２　・　（２）　・ ｆ２ （２）＋ ３ｆ１ ｍ４３　・　ｎ３２・　（２）　・ ｆ２ （２）＋ ２ｆ２ ｎ４２　・　（２） ｑ４３傘　（２申嘲ｔ３ｆ３．＝ ｔｌｆｌ ｍ４１　・ｎ１３　・　（２）　・ ｆ２ （２）＋ ２ｆ１ ｍ４２　・ｎ２３　・　（２）　・ ｆ２ （２）十 ｍ４３・　ｎ３３・　（２ｔ３ｆ１）　・（２ｓｆ２）
＋ ３ｆ２ ｎ４３　・　（２） 変換シフトファクタｔｌｆ３、ｔ２ｆ３、ｔ３ｆ３は次
のセクションで計算される（下記の注２参照）。
注１＝９項の全ての先行ゼロの数がゼロより太きいとき
には、シフトファクタｓｆ３は調整されなければならな
い。
注２：変換シフトファクタは、先行ゼロ又は先行１をか
ぞえることにより３つの３２ビツト中間値ｑ４１、ｑ４
２）ｑ４３から計算されなければならない（「マトリッ
クスエレメントの計算」のセクションを参照せよ。） 来　のマトリックスとの比 従来例； 本発明の例； シフトファクタ：５ｆ（−１６≦ｓｆ≦１６）変換シフ
トファクタ：　ｔｌｆ、ｔ２ｆ、ｔ３ｆ（−１６≦ｔｌ
ｆ、ｔ２ｆ、ｔ３ｆ≦１６）、Ｌｕ１１１νり但 −３２７６８から３２７６７の範囲内で整数が１６ビツ
トの２の補数形式であるとする。このとき、次の２つの
マトリックスの連結について考える。
かつ５ｆ＝１ （１６進表示） かつ５ｆ＝０ 従ｍ区 ｃｏｓ４５＝ｓｉｎ４５＝０．７０７１を用いると、１
６ビツト形式では、積の次のようになる。
かつ５ｆ＝０ （１６進表示） これは次のように誤って計算される。
もし１６ビツトを越える精度であれば、正しいＭ−Ｎは
次のようでなければならない。
で表わされるＭは次の新しい形式となる。
かつ５ｆ＝１ （１６進表示） ｔｌｆ＝ｏ　　　ｔ２ｆ＝ｏ　　　ｔ３ｆ＝０また、Ｎ
については次のようである。
で表わされるＮが次の新しい形式となる。
ｔｌｆ＝ｏ　　ｔ２ｆ＝ｏ　　ｔ３ｆ＝０そして、Ｍ−
Ｎの積は次のようになる。
かつ５ｆ＝０ ｔｌｆ＝ｏ　　ｔ２ｆ＝ｏ　　ｔ３ｆ＝０このマトリッ
クスは次の正しい結果を表わしている。
シフトファクタの値が大きすぎたため、マトリックス連
結の結果得られたマトリックスの項がオーバーフローす
るときには、システムが図形データの数値範囲を調整す
ることとなる。
上述の例ではシステムは図形データを自動的に２で割る
ことができ、オーバーフローを避ける（第４図参照）。
大豆 ＩＢＭ５０８０が実行のために行いられる（ＩＢＭ図形
表示システム５０８ｏモデル２の操作原理が載っている
マニュアルＧＡ２３−２０１２−０参照）。
ラスク弐　ノ　六システム 第１図にはラスク弐図形表示システムが示されている。
このシステムは次の主要部分から成っている。
１、システムコントロールプロセッサ１２）ホスト通信
インターフェース２ ３、ディスプレイプロセッサ３ ４、ベクトル発生器（ラスク走査器）４５、ビデオ画素
メモリ５ ６、システムメモリ６ まＩＬ分ＩＬ腹 １、システムコントロールプロセッサ システムコントロールプロセッサはシステムの主要操作
を行うような汎用プロセッサである。この汎用プロセッ
サは（ライトペン及びディスプレイモニタを除く）接続
された全ての入出力装置の制御を受は持つ。
このプロセッサはディスプレイプロセッサと関連する処
理を調整する。
また、このプロセッサはホスト通信インタフェースを介
してホストコンピュータとインタフェースする。
２）ホスト通信インタフェース ホスト通信インタフェースはシステムをホストコンピュ
ータに直列にインタフェースさせる。
３、ディスプレイプロセッサ（ＤＰ） ＤＰはシステムメモリ中の図形命令（発注）を実行し、
ディスプレイモニタ上に表われる画像を発生させる処理
に関する。ＤＰは以下の機能を有する。
図形命令をデコードして非描画命令を実行する；即ち、
ブックキーピング及び制御を実行する。
幾何基本、即ち、線１文字、多角形等に対して変換やク
リッピング機能を実行する。
データを前処理してベクトル発生器及びビデオ画素メモ
リに与えることにより線、文字、マーク、多角形等の対
象物を準備する。
４、ベクトル発生器 ベクトル発生器はプレゼンハム（Ｂｒｅｓｅｎｈａｍ）
の線分発生アルゴリズムをハードウェアで実行する。こ
のアルゴリズムは、ベクトルの終端が入力されると、表
示用出力としてビデオ画素メモリ内の画素を発生する。
５、ビデオ画素メモリ ＩＫＸＫのプレーン８枚から成り、カラー索引う−ピル
を通して２５６色を同時にサポートする。
ここに記憶されている画像はモニタに表示される。
理・データフロー 第３図には図形表示システムのデータの論理的流れが示
されている。
１、アプリケーションプログラムがホスト通信インタフ
ェースプロセッサ（ＣＩＰ）を通してシステムメモリに
ロードされる。
２）システムコントロールプロセッサは（要求された仕
事に依り）データを前処理し、ディスプレイプロセッサ
（ＤＰ）に割込みをかける。
３、ＤＰはデータを処理する。
４、データはビデオ画素メモリ（ＶＰＭ）に直接又はベ
クトル発生器（ＶＧ）を介して送られて表示される。
・　　びクリッピング 変換及びクリッピングは属性レジスタの内容により制御
される。
ベクトル（線分）の例を次に示す。これは３段階から成
る。
１、変換 １６ビツト固定数形式中のべり１〜ルの終点に関して、
マトリックスの掛け算が１６ビツトのＸ。
ｙ、ｚ空間内で、（−３２Ｋ、３２に−１）の範囲内で
行なわれる。
２）クリッピング ベクトルの２つの終点を用い、ユーザにより特定された
クリッピングボックスにクリップする。
計算は１６ビツト空間で行なわれる。
３、マツピング クリッピングボックス（３次元）あるいはクリッピング
ウィンドウ（２次元）内の内容をユーザにより特定され
たスクリーン内にマツピングする。
スクリーン座標は（０，４に−１）Ｘ　（０，４に−１
）であり、ＩＫＸＩＫのスクリーンにマツプされる。
ディスプレイプロセッサ ディスプレイプロセッサはマイクロプログラムされたシ
ステムである。これはメモリからデータをフェッチしデ
ータをベクトル発生器を通してラスク式ディスプレイ装
置（ラスク発生器）に出力する。これは、線セグメント
の終点座標が入力されるとビデオ画素メモリ内の画像デ
ータを発生させる。
第２図にはディスプレイプロセッサの構成が示されてい
る。
１、ＡＭＤ２９１０Ａ等のシーケンサ１１２．７２ビツ
ト帳の書き換え可能メモリ１２３．４ビットスライスＡ
ＭＤ２９０３等の１６ビツトＡＬＵ１３ ４、ＷＴＬ２０１０等の３２ビツトアキユムレータ付の
１６Ｘ１６マルチプライヤ１４ ５、高速シフタ１５．これはカスタムメイドであり、１
サイクル中に３２ビツトデータの算術マルチビットシフ
トを行う、これは先行ゼロ及び先行１の数を検出する。
このような先行ビットの連続数は高位１６ビツトデータ
レジスタの内容に等しい。
６、クリッパ１６は承諾か拒絶かを検出する。
７．４ＫＸ１６のスクラッチラム１７ ８、インデックスアドレス方式によりマイクロコードの
次のアドレスを求めるロジック１８なお、マイクロプロ
グラムはメモリ１２に記憶されている。
マトリックスエレメントの　− 変換項及びシフトファクタは、ＤＰ内のマルチプライヤ
１４、高速シフタ１５．先行ゼロ及び先行１のカウンタ
により求められる（第３図参照）。
次の計算について説明する。
し１ｆｌ ｑ　４１　＝　ｍ　４１・ｎｉｌ・　（２）・ｆ２ （２）＋ ２ｆ１ ｍ４２・ｎ２１・　（２）・ ５ｆ２ （２）十 ３ｆ１ ｍ４３　・ｎ３１　・　（２）・ ｓｆ２　　　　　　　　　　　　　　ｔｌｆ２（２）＋
ｎ４１　・　（２） 以下のサブルーチンの説中のカッコ内の番号は第２図中
の番号に対応している。ｑ４２）ｃ１４３も同様にして
求まる。
変換項ｑ４１を計算するサブルーチンは次のようである
。
１、マルチプライヤ／アキュムレータ１４を用いて３２
ビツト数のｍ４１・ｎｉｌを計算しく図中番号４参照）
、それを２つのレジスタａＨ，ａＬにストアする（番号
３）。
２）レジスタｅｘｐ　ａにｔ　１　ｆ　１＋ｓ　ｆ　２
＋１をストアする（番号３）。
３、マルチプライヤ／アキュムレータ１４を用いて３２
ビツト数のｍ４２・ｎ２１を計算しく番号４）、それを
２つのレジスタｂＨ，ｂＬにストアする（番号３）。
４、レジスタｅｘｐ　ｂにｔ２ｆｌ＋ｓｆ２＋１をスト
アする（番号３）。（下記の注１参照）５、サブルーチ
ンＡＤＤをコールする。
６、マルチプライヤ／アキュムレータ１４を用いて３２
ビツト数のｍ４３・ｎ３１を計算しく番号４）、それを
２つのレジスタｂＨ，ｂＬにストアする（番号３）。
７、レジスタｅｘｐ　ｂにｔ３ｆｌ＋ｓｆ２＋１をスト
アする（番号３）、（下記の注１参照）８、サブルーチ
ンＡＤＤをコールする。
９、レジスタｂＨにｎ４１をストアする（番号３）ｌＯ
，レジスタｂＬに０をストアする（番号３）。
１１、レジスタｅｘｐ　ｂにｔｌｆ２をストアする（番
号３）。
１２）サブルーチンＡＤＤをコールする。
１３、レジスタａＨにストアされた数の先行０／１の数
をレジスタ１ｅａｄ　ａ内にストアする（番号３）。
１４、ａＨ及びａＬを（１ｅａｄ−１）により左ヘシフ
トする（番号６）。
１５、　ｅｘｐ　ａ４−ｅｘｐ　ａ　−（ｌｅａｄ−１
）　　；　　（番号３）。
（ｌｅａｄ−１は１かＯである。） １６、ｑ４１−＋ａＨ（番号５．３）。
１７、　ｔ　ｌ　ｆ　３−＊ｅｘｐ　ａ　（番号５，３
）。
サブルーチン　ＡＤＤ ３２ビツト仮数と１６ビツト指数で表わされる２つの数
を加える次式の計算を行うサブルーチンは以下のようで
ある。
（ａＨａＬ）　　・　（２”Ｐａ）＋　（ｂＨｂＬ）　
　・ｅｘｐ　ｂ サブルーチン　ＡＤＤ １、レジスタａＨの内容の先行ゼロ／１の数をレジスタ
１ｅａｄ　ａにストアする（番号３）。
２）レジスタａＨ及びａＬを（ｌｅａｄ　ａ−２）によ
り左ヘシフトする（番号６）。
３　、　ｅｘｐ　ａ４−ｅｘｐ　ａ　−（ｌｅａｄ　ａ
−２）　　（番号３）。
４、レジスタａＬの内容の先行ゼロ／１の数をレジスタ
１ｅａｄ　ｂにストアする（番号３）。
５、レジスタｂＨ及びｂＬを（ｌｅａｄ　ｂ−２）によ
り左ヘシフトする（番号６）。
６　、　ｅｘｐ　ｂｓ−ｅｘｐ　ｂ　−（ｌｅａｄ　ｂ
−２）　　（番号３）。
（下記の注２参照） ７　、　ｅｘｐ　ａ≧ｅｘｐ　ｂかどうか検査する（番
号３）。
８・もしｅｘｐ　ａ≧ｅｘｐ　ｂであれば、ａ、ｂＨ，
ｂＬを（ｅｘｐ　ａ−ｅｘｐ　ｂ）により右ヘシフトす
る（番号６）。
ｂ、２つの３２ビット数ａＨ，ａＬ及びｂＨｌｂＬを加
える（番号３）。
Ｃ０結果をａＨとａＬにストアする（番号３）。
９、もしｅｘｐ　ａ＜ｅｘｐ　ｂであれば、ａ、ａＨｌ
ａＬを（ｅｘｐ　ｂ−ｅｘｐ　ａ）により右ヘシフトす
る（番号６）。
ｂ、２つの３２ビット数ａＨ，ａＬ及びｂＨｌｂＬを加
える（番号３）。
Ｃ０結果をａＨ及びａＬにストアする（番号３）ｄ　、
　ｅｘｐ　ａ＋ｅｘｐ　ｂ　（番号３）。
（サブルーチンＡＤＤの終了） 最下位行のマトリックスエレメントの形式は下記のよう
である。計算後には、ｑ４１は３つのレジスタに保持さ
れる。
ａＨ：５ＸＸＸ　　　ＸＸＸＸ　　　ＸＸＸＸ　　　Ｘ
ＸＸＸａＩ、：、ｘｘｘｘ　　　ｘｘｘｘ　　　ｘｘｘ
ｘ　　　ｘｘｘｘ ｅｘｐａ：指数 注１：マルチプレクサ／アキュムレータの出力は次の形
式である。
５ｘｘｘ　　ｘｘｘｘ　　ｘｘｘｘ　　ｘｘｘｘｘ、ｘ
ｘｘ　　ｘｘｘｘ　　ｘｘｘｘ　　ｘｘｘｘこれは、 ５ｘｘｘ　　ｘｘｘｘ　　ｘｘｘｘ　　ｘｘｘｘ、ｘｘ
ｘ　　ｘｘｘｘ　　ｘｘｘｘ　　ｘｘｘｘという形式に
調整するためである。前者の指数は後者の指数より１だ
け大きい、指数はそれゆえ１だけ増加される。
注２：　（カウント数−２）はｅｘｐ　ａ＝ｅｘｐ　ｂ
のときに加算結果がオーバーフローするのを退避するた
めに行う。
５０８０マトリックス７式へのマツピング５０８０の変
換能力を用いるためには新しいマトリックスは５０８０
マトリックス形式にマツプされなければならない。
シフトファクタ：ｓｆ 変換ファクタ：ｔｌｆ、ｔ２ｆ、ｔ３ｆであるとき、新
しい変数ｔｓｆは、 ｔｓｆ＝ｍａｘ　（ｔｌｆ、　ｔ２ｆ、　ｔ３ｆ）であ
る。
ＰＨＩＧＳマトリックスを５０８０マトリックス（エレ
メント）形式にマツプしたときには、変換マトリックス
及びクリッピング境界は共に、マトリックス連結の結果
によりオーバーフローが生じることのないように変更さ
れる。
まず初めにシフトファクタ、マトリックスの変換項及び
クリッピング境界を調整する。
このような調整後に、新しいシフトファクタＳｆが負で
あれば、はじめの９項（ｍ１１、ｍ１２）ｍ　１３、ｍ
　２１、ｍ２２）ｍ２３、ｍ　３１、ｍ３２）ｍ３３）
の各々には２８　ｆが掛けられ、ｓｆはゼロにセットさ
れる。
ＰＨＩＧＳマトリックスの 新しいマトリックスについて２つのアプリケーションが
ある。
１、アプリケーションプログラムで用いられるユーティ
リティ機能として。
２）ＰＨＩＧＳ変換環境の計算に用いられるユーティリ
ティ機能として。
ユーティリティ ５０８０図形表示プログラム用に２５６の図形プログラ
ムレジスタが存在する。各レジスタは１６ビツトであり
、ＧＲｎ　（ｎは０から２５５の整数）と名付けられて
いる。下記の形式のマトリックス連結用に５０８０図形
オーダが存在する。
オペコード ａ−アドレス ｂ−アドレス Ｃ−アドレス これらは２つのマトリックスＡ、Ｂを連結して（Ａ−Ｂ
）マトリックスＣとする。
これら全てのマトリックスは図形用レジスタ内に配置さ
れる。
ａ−アドレスはＡの最初のマトリックスエレメントの開
始アドレス（レジスタアドレス）である。
ｂ−アドレスはＢの最初のマトリックスエレメントの開
始アドレス（レジスタアドレス）である。
Ｃ−アドレスはＣの最初のマトリックスエレメントの開
始アドレス（レジスタアドレス）である。
ａｌｌ　　　　←ａ−アドレスＧＲａ ａ　１２　　　　　　　　　　　　ＧＲ（ａ＋１）ｓｆ ｔｆｌ ｔｆ２ ａ　ｔ　ｆ　３　　　　　　　　　　　　　ＧＲ（ａ＋
１５）ｂｌｌ　　　　←ｂ−アドレスＧＲｂ ｂ　１２　　　　　　　　　　　　　　　ＧＲ（ｂ＋１
）ｓｆ ｔｆｌ ｔｆ２ ｂ　ｔ　ｆ　３　　　　　　　　　　　　　　ＧＲ（ｂ
＋１５）ｃｌｌ　　　　４−ｃ−アドレスＧＲｃｃ　ｌ
　２　　　　　　　　　　　　　　　ＧＲ（ｃ＋１）ｓ
ｆ ｔｆｌ ｔｆ２ ｃ　ｔ　ｆ　３　　　　　　　　　　　　　　　　ＧＲ
（ｃ＋１５）ＰＨＩＧＳ　　　　　　　　の　　− ＰＨＩＧＳ１５０８０インタフェースには以下のマトリ
ックスがある。
１、ビューマトリックス ２）グローバルマトリックス ３、ローカルマトリックス ４、正規化マトリックス はじめの３つのマトリックスは１６エレメントから成る
。４つ目のマトリックスは７エレメント（シフトファク
タ、３つの変換項、及び３つの変換シフトファクタ）か
らなる、こうして入力データ列（ｓｆ、ｍ４１、ｍ４２
）ｍ４３、ｔｆｌ、ｔｆ２）ｔｆ３）は次のようなマト
リックスとなる。
Ｘ’　４０００’　、Ｏ，Ｏ，Ｏ，Ｘ’　４０００’０
、Ｏ，Ｏ，Ｘ’　４０００’　、ｍ４１．ｍ４２゜ｍ４
３．ｆｆ＋１．ｔｆｌ、ｔｆ２．ｔｆ３゜漉ｍ虹二Ｉ− 上記４つのマトリックスのオーダ（順序）は次のようで
ある。
（正規化）（ローカル）（グローバル）（ビュー）結果
はＴｒａ−マトリックスという１６のレジスタに記憶さ
れる。
更に、グローバルマトリックスとビューマトリックスと
は非常に度々は変更されない。それゆえ、（グローバル
）（ビュー）の連結はＴｓｍ−マトリックスという１６
のレジスタに記憶される。
次の２つのビットが制御レジスタ内に規定される。
Ｔｒａ−ビット（Ｔｒａ−マトリックス内で変更が生じ
たことを示す。）及びＴｅａ＋−ビット（Ｔｅｔｎ−マ
トリックス内で変更が生じたことを示す。）が変換時間
の効率を改良する。
Ｔｒａ−マトリックスは５０８０マトリックス形式ヘマ
ップされたマトリックスである。
ＰＨＩＧＳマトリックスの　　のデータ・れ各ＰＨＩＧ
Ｓ基本図形、多線、多マーク、注釈文等用に１図形デー
タの処理前に、マトリックスが計算されなければならな
い。
マトリックス操作のデータ流れは次のようである。
１、もしＴｒａ−ビットがオフならルーチンから脱出す
る（現マトリックスは変更されない、）２）もしＴｒａ
−ビットがオンなら、Ｔｅｍ−ビットを検査し、Ｔｒａ
−ビットをリセットする。
ａ、もしＴｅａ−ビットがオフなら、次のステップを飛
ばす。
ｂ、もしＴｅａ−ビットがオンなら、グローバルとビュ
ーの２つのマトリックスを掛け、その結果をＴｅｍＭａ
ｔｒｉｘに置き、Ｔｅｍ−ビットをリセットする。
３、正規化、ローカル、及びＴｅｍ−マトリックスを掛
け、その結果をＴｒａ−マトリックス内に置く。
４、Ｔｒａ−マトリックスを５０８０マトリックス形式
にマツプし、この際、必要があれば、クリッピング境界
とビューポートを調整する。
【図面の簡単な説明】
第１図は本発明によるデータ変換方法が適用されるラス
ク弐図形表示システムの構成を示すブロック図、 第２図は第１図のディスプレイプロセッサの構成を示す
ブロック図、 ”　第３図は前記システムにおけるデータの流れを示す
ブロック図、 第４図は大きな座標空間中での図形データについてのマ
トリックスの連結の結果を示すブロック図、 第５図は本発明のデータ変換方法における２つのマトリ
ックスの連結の計算方法を示す図、第６図はマトリック
スの連結の計算方法を簡易化して示すフロー図、 第７　（ａ）　、　７　（ｂ）　、７　（ｃ）　、７　
（ｄ）及び７（ｅ）図はマトリックスの連結の計算の際
におけるマトリックスの操作を示すフロー図、第８図は
第３マトリックスを形成するためのマトリックスエレメ
ントの正規化方法を示すフロー図、 第９図は変換項の計算方法を示すフロー図、第１０図は
第９図の計算を行う際に用いられるＡＤＤサブルーチン
を示すブロック図である。 出願人　　インターナショナル・ビジネスマシーンズ・
コーポレーション 代理人　　弁理士　　岡　　１）　次　　生（外１名） 才　２　（２） −３２ｋ　　　　　　　　　　　　　　　　　　　３２
に−１（１１シフト）１ククかｆ’ｒｌのとり一３２ｋ
　　　　　　　　　　　　　　　　　３２に一１Ｍ、Ｎ
　の客ヤ其゛方つ祇 Ｑ雷ＭＮと丁シ ク　５　父 Ｃ斗７ｔｈ＋ＦＲかぁ） （オフ（ｄＪ圀〜） （９７（ｄｌＥ）ｖ−う〕

Claims (3)

    【特許請求の範囲】
  1. （１）複数のマトリックスエレメント、少なくとも１つ
    のスケールシフトファクタ、及び複数の変換シフトファ
    クタから成る第１マトリックスを形成する段階と、 複数のマトリックスエレメント、少なくとも１つのスケ
    ールシフトファクタ、及び複数の変換シフトファクタか
    ら成る第２マトリックスを形成する段階と、 第３マトリックスを形成するために前記第１及び第２マ
    トリックスの夫々の最初のｎ行に関するマトリックス連
    結を計算する段階と、 前記第３マトリックスの最初のｎ行を正規化する段階と
    、 前記第３マトリックスの最後の行を構成する変換項を計
    算して前記第３マトリックスを完成させる段階と、 を有することを特徴とする図形表示システムにおけるデ
    ータ変換方法。
  2. （２）特許請求の範囲第（１）記載の方法において、前
    記第１、第２及び第３マトリックスは４行３列であると
    ともに、前記マトリックス連結を計算する段階は、 第１マトリックスの第１行に第２マトリックスの第１列
    を掛け算する段階と、 その掛け算結果がオーバーフローしたか否かをテストす
    る段階と、 オーバーフローしたときには前記掛け算結果を第１定数
    で割る段階と、 前記掛け算結果をシフトすることにより前記掛け算結果
    に第２の定数を掛け、上位の予め決められた桁を前記第
    ３マトリックスの第１エレメントとする段階と、 第１マトリックスの第１行に第２マトリックスの第２列
    を掛け算する段階と、 前述のオーバーフローテスト段階、オーバーフローのと
    きに第１の定数で割る段階、及びシフトする段階を繰り
    返す段階と、
  3. （３）複数のマトリックスエレメント、少なくとも１つ
    のスケールシフトファクタ、及び複数の変換シフトファ
    クタから成る第１マトリックスを形成する手段と、 複数のマトリックスエレメント、少なくとも１つのスケ
    ールシフトファクタ、及び複数の変換シフトファクタか
    ら成る第２マトリックスを形成する手段と、 第３マトリックスを形成するために前記第１及び第２マ
    トリックスの夫々の最初のｎ行に関するマトリックス連
    結を計算する手段と、 前記第３マトリックスの最初のｎ行を正規化する手段と
    、 前記第３マトリックスの最後の行を構成する変換項を計
    算して前記第３マトリックスを完成させる手段と、 を有することを特徴とする図形表示システムにおけるデ
    ータ変換装置。 得られた値の予め定められた上位桁を前記第３マトリッ
    クスの第２エレメントとする段階と、前述の段階の第１
    マトリックスの第１行と第２マトリックスの第３列につ
    いて繰り返すことにより第３マトリックスの第３エレメ
    ントを計算する段階と、 前述の段階を第１マトリックスの第２行と第２マトリッ
    クスの第１列について繰り返すことにより第３マトリッ
    クスの第４エレメントを計算する段階と、 前述の段階を第１マトリックスの第２行と第２マトリッ
    クスの第２列について繰り返すことにより第３マトリッ
    クスの第５エレメントを計算する段階と、 前述の段階を第１マトリックスの後続の行と第２マトリ
    ックスの後続の列について繰り返すことにより第３マト
    リックスの後続のエレメントを計算する段階と、 前記第１及び第２マトリックスのスケールファクタの関
    数として前記第３マトリックスのスケールファクタを計
    算する段階と、 を有することを特徴とする図形表示システムにおけるデ
    ータ変換方法。
JP62132017A 1986-09-26 1987-05-29 図形表示システムにおける図形の変換方法 Expired - Lifetime JPH0776987B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US912724 1986-09-26
US06/912,724 US4805117A (en) 1986-09-26 1986-09-26 Method for controlling concatenation of transformation matrices in a graphics display system

Publications (2)

Publication Number Publication Date
JPS6385988A true JPS6385988A (ja) 1988-04-16
JPH0776987B2 JPH0776987B2 (ja) 1995-08-16

Family

ID=25432332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62132017A Expired - Lifetime JPH0776987B2 (ja) 1986-09-26 1987-05-29 図形表示システムにおける図形の変換方法

Country Status (4)

Country Link
US (1) US4805117A (ja)
EP (1) EP0261390B1 (ja)
JP (1) JPH0776987B2 (ja)
DE (1) DE3788260T2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3713627A1 (de) * 1986-04-23 1987-10-29 Casio Computer Co Ltd Bildspeicherschaltung, insbesondere zur verwendung beim drehen von bilddaten
US5231696A (en) * 1987-05-14 1993-07-27 France Telecom Process and circuitry for implementing plotting of overextending curves inside a display window
US4982345A (en) * 1989-01-23 1991-01-01 International Business Machines Corporation Interactive computer graphics display system processing method for identifying an operator selected displayed object
US4970636A (en) * 1989-01-23 1990-11-13 Honeywell Inc. Memory interface controller
US7382929B2 (en) * 1989-05-22 2008-06-03 Pixel Instruments Corporation Spatial scan replication circuit
US5175808A (en) * 1989-09-12 1992-12-29 Pixar Method and apparatus for non-affine image warping
US5402530A (en) * 1991-08-20 1995-03-28 Island Graphics Corporation Method and system for color film separation preprocess using electronic object-based choking and spreading procedures including object combining operations
US5285402A (en) * 1991-11-22 1994-02-08 Intel Corporation Multiplyless discrete cosine transform
EP0569758A3 (en) * 1992-05-15 1995-03-15 Eastman Kodak Co Method and device for producing and storing three-dimensional characters and for three-dimensional typesetting.
KR0169541B1 (ko) * 1993-06-30 1999-03-20 이리마지리 쇼우이찌로 화상 처리 장치 및 그 방법 그리고 화상 처리 장치를 갖는 전자 장치
US5568600A (en) * 1994-04-15 1996-10-22 David Sarnoff Research Ctr. Method and apparatus for rotating and scaling images
US6515763B1 (en) 1998-07-31 2003-02-04 Adobe Systems Incorporated Vignette recognition and compression
US6903742B1 (en) * 1999-12-01 2005-06-07 Microsoft Corporation Method and apparatus for transforming and rendering graphical curves
US20040114785A1 (en) * 2002-12-06 2004-06-17 Cross Match Technologies, Inc. Methods for obtaining print and other hand characteristic information using a non-planar prism
US7081951B2 (en) * 2003-10-09 2006-07-25 Cross Match Technologies, Inc. Palm print scanner and methods

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4457015A (en) * 1981-12-17 1984-06-26 Ncr Corporation Matrix character preprocessing system
JPS58110255A (ja) * 1981-12-25 1983-06-30 Hitachi Ltd プリンタ制御装置
JPS60169893A (ja) * 1984-02-15 1985-09-03 シチズン時計株式会社 ビツトパタ−ン変換装置
JPS619762A (ja) * 1984-06-25 1986-01-17 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション イメ−ジ処理装置
US4637057A (en) * 1984-07-30 1987-01-13 Xerox Corporation Rotation of digital images
JPH0746391B2 (ja) * 1984-09-14 1995-05-17 株式会社日立製作所 図形シエ−デイング装置
US4658430A (en) * 1984-12-27 1987-04-14 International Business Machines Corp. System for rotating binary images

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN=1984 *

Also Published As

Publication number Publication date
JPH0776987B2 (ja) 1995-08-16
DE3788260D1 (de) 1994-01-05
EP0261390A3 (en) 1991-05-15
DE3788260T2 (de) 1994-05-19
EP0261390A2 (en) 1988-03-30
US4805117A (en) 1989-02-14
EP0261390B1 (en) 1993-11-24

Similar Documents

Publication Publication Date Title
JPS6385988A (ja) 図形表示システムにおける図形の変換方法
US4821209A (en) Data transformation and clipping in a graphics display system
US5973705A (en) Geometry pipeline implemented on a SIMD machine
Sproull et al. A clipping divider
US7890558B2 (en) Apparatus and method for precision binary numbers and numerical operations
JPH07200867A (ja) 画像生成装置
CN105303506B (zh) 一种基于html5的数据并行处理方法及系统
US4449201A (en) Geometric processing system utilizing multiple identical processors
JPH03127282A (ja) ディジタル・イメージのランド変換装置および方法
US5265210A (en) Method and apparatus for plotting pixels to approximate a straight line on a computer display device without substantial irregularities
CN112669418A (zh) 一种模型渲染的方法及装置
JPH0869538A (ja) アウトコードを用いてクリップチェックを実行する方法および装置
JPH0821087B2 (ja) ３次元陰影画像生成処理方法
US20070057972A1 (en) Method and apparatus for blending colors
US6903740B1 (en) Volumetric-based method and system for visualizing datasets
EP0410778A2 (en) Graphics processor having a floating point coprocessor
US7061494B1 (en) Method and apparatus for hardware optimization of graphics pipeline functions
JPS62159279A (ja) 文字発生装置
JPH10207694A (ja) ディジタルべき乗演算装置及びそれを用いたグラフィックスシステム
RU2058600C1 (ru) Специализированный вычислитель для устройств машинной графики
JPH0585924B2 (ja)
US20230206061A1 (en) Deep learning acceleration with mixed precision
JPH11328438A (ja) 高効率浮動小数点ｚバッファリングの方法および装置
US20200005501A1 (en) System and method of representing a line segment with two thin triangles
Imlay et al. Recursive Sub-Division Technique for Higher-Order Pyramid and Prism Isosurface Visualization