JPS6384280A - スクランブルデコ−ダ装置 - Google Patents

スクランブルデコ−ダ装置

Info

Publication number
JPS6384280A
JPS6384280A JP61228245A JP22824586A JPS6384280A JP S6384280 A JPS6384280 A JP S6384280A JP 61228245 A JP61228245 A JP 61228245A JP 22824586 A JP22824586 A JP 22824586A JP S6384280 A JPS6384280 A JP S6384280A
Authority
JP
Japan
Prior art keywords
signal
level
circuit
gain
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61228245A
Other languages
English (en)
Inventor
Koichi Mori
森 講一
Joji Maeda
前田 丞治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61228245A priority Critical patent/JPS6384280A/ja
Publication of JPS6384280A publication Critical patent/JPS6384280A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明はスクランブルされた映像信号を元の正常な映
像信号にデスクランブルするスクランブルデコーダ装置
に係り、特にスクランブル方法が周期信号のレベル圧縮
による場合において、圧縮された周期信号の復元レベル
と正常な周期信号とをレベル差無く正確に再生すること
ができるようにしたスクランブルデコーダ装置に関する
(従来の抜術) 近年、新放送メディアの発達にともない、テレテキスト
、静止画像放送、高品位テレビジョン放送、デジタル信
号による他チヤンネル放送が可能となって来ている。こ
のような放送メディアの多様化により番組の種類も増え
、ある種の番組に対し課金を行い、放送局側と契約を行
った特定の加入者のみがその番組を視聴できるように、
伝送信号にスクランブルを与え、契約加入者以外の加入
者に対し視聴を阻止し、契約加入者には伝送鍵情報より
スクランブルを解読可能にしたシステムが提供されてい
る。
スクランブルの方法には、RF段階の音声キャリアと映
像キャリアとの入替え、ベースバンド段階では同期レベ
ルの圧縮、同期オフセット、極性反転等、ライン入替え
等の時間軸入替え等数々の方法がある。
第13図は同期レベル圧縮によりスクランブルされた映
像信号を示し、波形(a)に示すように、本来点線レベ
ルにあるべき周期信号のレベルが、タイミング信号(b
)のパルス期間に対応して圧縮されている。波形(C)
は映像検波波形を示し、この酔うな波形の映像信号を再
生処理しても、同期がおこなうことができず、正しい映
像を得ることはできない。
上記タイミング信号は受信側で解読することで取得され
るが、そのタイミングを示すデータは、例えば第14図
に示すように、伝送画像信号における垂直帰線期間の特
定の水平走査期間に多重化されている。
第15図は上記のようにスクランブルの行なわれた映像
信号デスクランブルするための基本構成を示す。第15
図おいて、符号RFSVはスクランブル前の高周波(R
F)映像信号であり、このRF映像信号は、デスクラン
ブルのための利得切換回路111を介し、レベル圧縮さ
れた周期信号が正常な周期信号とレベルが揃えられたデ
スクランブル映像信号RFDVとして取出される。この
場合、利得切換回路111は、タイミング発生回路11
5より生成される伸長タイミング信号115a(第15
図す波形参照)のパルス期間に、圧縮された周期信号を
正常レベルの周期信号と一致させ得る利得を持つように
切換えられる。例えば送信側のエンコーダでは圧縮する
周期信号に対して6[dB]の圧縮を行っているので、
同レベルの伸長を行う利得レベルを利得切換回路111
に設定するわけである。ただし、正常レベルの周期信号
に対しては、伸長タイミング信号115aがパルス期間
ではないので、O[dB]の利得レベルに設定される。
したがって、第15図の場合の利得切換回路111に設
定される利得レベルは、圧縮周期信号、及び正常周期信
号に対して固定的に設定されるものである。なお、上記
タイミング発生回路115より伸長タイミング信号11
5aを生起させるためには、スクランブル映像信号RF
SVを映像検波してベースバンドに復調する復調器11
2が必要であり、タイミング発生回路115は、この復
調器112からの信号より周期信号及びデスクランブル
用データ(第14図参照)を抜取る回路113.114
からの信号に基づいて伸長タイミング信号115aを解
読生成する。
しかしながら、第15図に示Jデスクランブルデコーダ
では、■伝送系の途中で生ずる時間的な伝送特性変化に
よるレベル変動、及び信号レベルに依存する非線形性の
レベル変動、■利得切換回路111に設定される伸長利
得レベルの設定不良により、正しいデスクランブルを行
うことができない。
特に、■については、例えばCATV放送の送信信号は
、地上側で作成した放送信号を一旦衛星に送られ、衛星
からの送出信号を地上に放射しているので、この伝送過
程では、例えばエアプレインフラッタによりRF倍信号
AM変調がかったようになり、その結果デスクランブル
後の信号は、デコーダでの伸長利得レベルが正しい値で
あっても同期先端部分が不揃いとなるといった不都合が
生ずる。このようなレベル変動を持ったままのデスクラ
ンブル信号を画面に表示すると、明るい部分と暗い部分
が交互に現れるという一種のフリッカ現象を起こす。
第16図はエアプレインフラッタによるスクランブル映
像信号(a>とデスクランブル後の検波波形(b)とを
比較して示す。また、第17図は利得切換回路111に
設定される伸長利得レベルが、エンコーダ側の圧縮レベ
ルと対応しない場合の同波形(a)、(b)を比較して
示す。
上記の如く圧縮周期信号に対しては伸長、正常周期信号
に対しては非伸長という固定的な利得切換による従来の
デスクランブル処理によれば、圧縮されていない水平周
期信号と、圧縮後伸長された周期信号ではそのレベルを
合せるのが難しく、特にピークAGC方式を採用するT
V受懺機の場合、そのレベルを合せようとするピークA
GC動作が働き、映像信号の大きさに変化が現れて、画
面が明るくなったり暗くなったりする現象を生ずるとい
う問題がある。
このような問題への対策としては、利得切換回路111
の前段にRFAGC回路を設けることが考えられる。
第18図は上記のこと<RFAGC回路を設けた従来の
デコーダ装置の一例を示すブロック回路図である。第1
8図において、第15図と対応する部分には同一の符号
を記し、RF利得制御回路116は、利得切換回路11
1の前段に設けである。このRF利得制御回路116か
らの利得制御されたスクランブル映像信号RFSV−は
、前記利得切換回路111へ入力するとともに、ベース
バンド復調器117に入力し、その復調出力をAGC検
波器118で包絡検波して得られる検波電圧は前記利得
制御回路116へ利得制御信号118aとして入力され
る。このような点線内に示す回路は通常のAGCループ
回路であり、入力するスクランブル映像信号RFSVの
伝送系に起因するレベル変動(■)に対してそれを抑制
づるように利得制御を行うものである。つまり、RF倍
信号復調したときのペデスタルレベルや同期先端レベル
の変動がRF倍信号生じたレベル変動に比例することを
利用し、復調後の信号の同期先端レベルをAGC検波器
118で検出してAGC利得L(1B回路116の利得
を制御する。これにより、利得切換回路111へ入力す
る信号は、圧縮周期信号及び正常周期信号が、それぞれ
の正規のレベルに補正されたスクランブル映像信号とな
る。
一方、利得切換回路111も前記AGCループ回路と対
等のループ回路を構成している。即ち。
利得切換回路111の出力をベースバンド復調器112
に入力し、その出力を伸長同期レベル制御電圧発生回路
120に供給して、同回路120より伸長同期レベル制
御電圧120aを発生するループ回路である。この伸長
同期レベル制御電圧120aが利得切換回路111に供
給されることで、利得切換回路111に伸長利得が設定
されることになる。つまり、伸長同期レベル制御電圧発
生回路120は、前記AGOループのAGC検波器11
8に対応する回路となる。この場合、タイミング発生回
路115から供給される信号115bは、伸長タイミン
グ信号115aと論理的に不一致の信号であり、正常周
期信号の位置にパルス期間を持つタイミング信号である
。これにより、正常な周期信号の例えばペデスタルレベ
ルがモニターされ、復調器112からスクランブル周期
信号が入力するとく信号115aのパルス期間)、その
モニター出力電圧を圧縮周期信号に対する伸長同期レベ
ル制御11電圧120aとして出力せしめる。したがっ
て、利得切換回路111のデスクランブル動作は、正常
な周期信号レベルに圧縮周期信号を強制的に揃えるかた
ちとなる。
なお、タイミング発生回路115に周期信号。
及びデスクランブルデータを供給する同期分離回路11
3及びデータ分離回路114は、へGOループ回路に含
まれるベースバンド復調器117がらの出力より所定の
信号を分離しているが、デスクランブル側ループのベー
スバンド復調器112より分離しても良い。
しかし、第18図の回路はAGC検波器118としてピ
ーク検波方式を使用し、デスクランブル前の信号より検
波を行っているため、長期に亘るスクランブル期間があ
ると、制御電圧が発生しない期間が生じ、AGCの応答
が遅くなるという欠点がある。また、各ループ回路のた
めにそれぞれ復調手段が必要となり不経済である。ざら
に、映像信号レベルが変動した場合には正常な周期信号
が変動するので、伸長された周期信号の利得制御を正し
く行うことができず、デスクランブル映像信号の周期信
号レベルが不揃いとなって、TV受像画での同期分離誤
動作を起こすという問題もある。
上記のようにAGCループと同期レベル制御ループを持
つシステムは、各ループで兼用(る復調器をデスクラン
ブル後に配置すれば良い。
第19図は各ループ回路で兼用する復調手段をデスクラ
ンブルの後段に配置したシステムの一例を示し、共通の
ベースバンド復調器119は、AGC検波器118と、
伸長同期レベル制御電圧発生回路120.同期分離回路
113.データ分離回路114にそれぞれ復調出力を供
給している。
このような回路によれば、デスクランブル後の映像信号
よりAGC制御電圧を得ているので、同電圧はすべて正
常レベルとなった周期信号に従って変化し、AGC応答
不能期間が無い。このため、上記AGC応答速度の問題
は解決される。
しかし、第19図の回路は、フィードバックti制御ル
ープという観点から考察すると、伸長同期レベル制御電
圧発生回路120はペデスタルレベルの検出により信号
利得を制御しており、AGC検波器118は同期先端レ
ベルの検出により信号利得を制御している。したがって
、同種の制御を行うループが内側(デスクランブルルー
プ)と外側(AGC)で二重になった構成である。この
ような二重フィードバック制御ループの場合、内側のル
ープと外側のループとで、応答速度や制御開始のタイミ
ングが異なると、相互に動作が干渉し合い、短時間で安
定な状態に収束しないことがある。
特に電源投入時9選局時あるいは何らかの原因で一時的
に信号が途絶えた場合、更にはデスクランブルエラーに
よるTV信号再生異常時等のように、デスクランブル出
力が無信号状態から規定レベルに立上るような場合、A
GC電圧、伸長同期レベル制御電圧共に大きく異なった
変化となるので、相互干渉の影響が出易いものである。
第20図及び第21図は、電源投入時を例にした各ルー
プの動作を示す説明図であり、第20図は理想的な動作
を、第21図は相互干渉が生じた場合の動作を示す。第
20図(C)に示すように、AGC制御電圧に対する゛
伸長同期レベル制御電圧との関係が理想的な場合、各ル
ープの動作は素早く安定状態に収束して、立上り特性に
比例した正常レベルのデスクランブル映像信号が出力さ
れるのであるが、各ループの利得要素の違い等により応
答速度や制御開始のタイミングが異なると、第21図(
C)に示すようにAGC制御電圧に対する伸長同期レベ
ル制御電圧の初期値が理想的で無い状態から動作が開始
されたり、動作の開始タイミング差が不適当となったり
して、長期間干渉が起き、安定状態に収束しないという
欠点がある。
その結果、各制御電圧は暴動し、極大、極小レベルに収
束して正常な画面が何時までも表示されないという不都
合を生ずる。なお、第20図、第21図において、(a
)はデスクランブル映像信号波形を、(b)はタイミン
グ発生回路115の出力づる伸長タイミング信号波形で
ある。
(発明が解決しようとする問題点) 上記の如〈従来のデスクランブル技術は、圧縮同I’l
l信号に対しては伸長、正常同明信号に対してはノ1伸
艮という固定的<【利得切換によっているので、伝送系
に起因する振幅変動等に対し、圧縮された周期信号と正
常な周期信号のレベル合せがが難しく、特にピークAG
C方式の利得制御ループ手段と利得切換ループとを二重
ループ化した場合、あるいはピークAGC方式のTV受
像磯の場合、そのレベルを合せようとするピークAGC
動作が動き、映像信号の大きざに変化が現れ、画面が明
るくなったり暗くなったりする現象を生ずるという問題
があった。
この発明は上記問題点を解決し、AGCループと伸長同
期レベル利得制御ループの干渉が起きず、且つ同期レベ
ルの伸長を誤差なく正しく行うことができるスクランブ
ルデコーダ装置を提供することを目的とする。
[発明の構成] (問題点を解決するための手段) この発明は、伝送映像信号を周波数変換して得たRF映
像スクランブル信号に対するデスクランブル用の利得切
換増幅回路と、この利得切換増幅回路のRF比出力得ら
れるRF映像信号を検波しベースバンド映像信号を得る
ための検波器と、この検波器の出力のうち、前記利得切
換増幅回路の伸長動作により得た前記再生周期信号のレ
ベルを検出する第1のレベル検出回路と、前記検波器か
らの非伸長動作時における周期信号レベルを検出する第
2のレベル検出回路と、前記第1及び第2のレベル検出
回路で検出した検出レベル差を検出し、この検出結果に
応じ前記利得切換増幅回路の利得を制御する誤差検出回
路とを少なくとも興り姦し、伝送映像信号のレベル変動
にもかかわらず、圧縮された周期信号と圧縮されない周
期信号とのレベル合せを正確に行うようにしたことを特
徴とする。
(作用) この発明によれば、第1のレベル検出回路。
及び第2のレベル検出回路は、デスクランブル用の利得
切換増幅回路からのRF映像信号を映像検波し、この検
波出力のうち、伸長動作により得た再生周期信号レベル
と、非伸長動作により得た周期信号レベルを保持出力す
る。そして、これら各検出回路からのレベル保持出力同
士を比較することで、伸長された周期信号レベルと正常
な周期信号レベルとの差を求めることができる。したが
って、この差の出力を前記利得切換増幅回路の伸長動作
時の利得制御信@(フィードバック信号)として使用す
ることで、伸長された周期信号と正常な周期信号のレベ
ル差は常に最小になるように制御され、デスクランブル
後の映像信号より伸長誤動作に起因づる振幅変動を無く
すようにすることができるものである。
(実施例) 以下、この発明を図示の実施例について説明する。第1
図はこの発明に係る各デコーダ装置の一実施例を示すブ
ロック回路図である。
第1図において、第19図と機能が対応する部分には同
一符号を付す。コンバータ21は、選局回路から選局デ
ータにより、入力したCATV放送信号を例えばダウン
コンバートしてTVチューナの第2チヤンネルRF周波
数に変換し、これによるRFスクランブル映像信号RF
SVは、RF利得制御回路16.利得切換回路11を介
して二重利得制御ループによる利得制御を受け、利得切
換回路11よりデスクランブルされた映像信号RFDV
が出力される。
デスクランブル映像信号RFDVは、TVチューナに供
給されるとともに、通常の映像検波回路と同等構成の復
調器12に入力され、所定段からの一出力は、AGC検
波器18によりAGO検波され、AGC利得制御電圧1
8aとして前記RF利得−制御回路16に供給される。
また、前記復調器12の他殺からの出力は、伸長同期レ
ベル制御電圧発生回路20.同期分離回路13及びデス
クランブル用データ分離回路14に入力する。伸長同期
レベルu制御電圧発生回路20は、同期圧縮の行なわれ
た周期信号と正常周期信号のそれぞれの入力レベルを検
出し、その差の電圧を伸長同期レベル制御電圧20aと
して出力する。この制御電圧20aは、切換スイッチ回
路23の第1入力端aに導かれ、同切換スイッチ回路2
3が第1入力端aを選択づることで、前記利得切換回路
11へ供給される。これにより、利得切換回路11は同
期圧縮された周期信号を含む所定区間における利得が設
定される。ただし、このときのt、II御雷電圧20a
、RF利得制御回路16による制御ループ及び利得切換
回路11による利得切換制御ループの動作初期には、前
記切換スイッチ回路23が第2入力端すを選択すること
で、利得切換回路11には供給されず、前記切換スイッ
チ回路23の第2入力端すに導かれている初期値設定回
路24からの初期値電圧24aが制御電圧20aの代り
に利得切換回路11に利得設定用の電圧として供給され
るように成っている。
上記のごとく切換スイッチ回路23を制御する回路はタ
イミング発生回路15である。その出力する切換制御信
号15cは、例えば電源投入あるいは一時的な映像信号
の無信号状態を検知してタイマー動作を行う図示しない
回路からの監視信号によって発生される。詳述すると、
上記の各種状態が検知されたとき、前記切換スイッチ回
路23に第2入力端すを選択する切換制御電圧が供給さ
れ、所定時間が経過すると第1入力端aに切換える電圧
が供給される。
また、初期値設定回路24からの初期値電圧24aは、
利得切換制御ループが安定状態において伸長同期レベル
制御電圧発生回路20から発生する電圧20aのレベル
を予測した所定レベルに設定されるものである。
なお、タイミング発生回路15は、各分離回路13.1
4からの信号を入力するとともに、同期伸長タイミング
信号15aを利得切換回路11に供給するのは従来通り
であるが、前記伸長同期レベル制御21I電圧発生回路
20で同期圧縮の行なわれた周期信号と正常周期信号の
それぞれの入力レベルを検出させるための検出タイミン
グ信号15dを出力している。この検出タイミング信号
15dは、本実施例の場合圧縮周期信号タイミングと正
常周期信号タイミングとに分離した2系統の信号として
取出される。この場合、検出タイミング信号は、AGC
検波器18と異なり、周期信号区間のベデスクルレベル
を検出している。 第2図は上記実施例の2の構成を更
に詳述するためのブロック回路図である。この図から分
るように伸長同期レベル制御電圧発生回路20は、2つ
のサンプルホールド回路25.25と、これら25.2
6からの出力電圧の差を検出する誤差検出回路27を主
要部として構成されている。そして、一方の25は、圧
縮された周期信号のタイミングで発生する検出タイミン
グ信号15d−1をサンプリングパルスとして同期圧縮
された周期信号のレベルをサンプルホールドし、他方の
26は正常周期信号のタイミングで発生ずる検出タイミ
ング信号15d−2をサンプリングパルスとして同期圧
縮されない周期信号のレベルをサンプルホールドする。
第3図は伸長同期レベル制御電圧発生回路2゜の具体的
−例を示す回路図である。この第3図では、タイミング
信号発生回路15の一部を示しである。この部分は、検
出タイミング15d−1゜15d−2を作成する論理回
路であり、インバータ151に伸長タイミング信号15
aを入力し、2つのAND回路152.153のうち一
方152に前記インバータ151の出力を入力し、他方
のAND回路153に伸長タイミング信号15aを入力
する。また、各AND回路152,153には、同期分
離回路13からの垂直及び垂直の周期信号より作成した
ペデスタルパルスが入力している。このような構成によ
り、各AND回路152.153から検出タイミング信
号15d−1゜15d−2を得ている。
次に、各検出タイミング信号15d−1,156−2は
、25.26を構成するアナログスイッチG1 、G2
を制御している。これらアナログスイッチGl 、G2
にはそれぞれ復調器12からの出力12aが入力される
とともに、出力側にはそれぞれホールド用コンデンサC
I 、C2が接続されている。これらコンデンサC1、
C2からのサンプルボールド出力は、演算増幅器Ml 
、M2の非反転入力端に導かれる。続いてこれら演算増
幅器M1 、M2の出力は、演算増幅器M3 、M4か
らなる誤差検出回路27に入力され、出力段側の演算増
幅器M4は、入力段側部ロ増幅器M3がらの入力と可調
整電圧源■1との比較出力を伸長同期レベル制御11電
圧20aとして出力する。
第4図は復調器12の一例を示す回路図である。
図において、Qlのベースにデスクランブル映像信号R
FDVが入力する。T1はマツチングトランス。
Dlは検波ダイオードであり、このダイオードD1から
の信号は、L2 、L3 、C3、C4からなる不要成
分除去フィルタ及び音声トラップトランス下2等を介し
てトランジスタQ2のベースに供給される。C2はコレ
クタより復調出力12aを導出している。
第5図はAGC検波器18の一例を示し、ピークAGC
方式の回路である。トランジスタQ2のエミッタからの
復調出力12a(正極性とする)をトランジスタQ3に
入力すると、同トランジスタQ3のコレクタに正極性の
周期信号が取出される。トランジスタQ3からの周期信
号は、ダイオードD2で検波され、時定数が水平周期よ
り長く制定されたコンデンサC5,抵抗R1からなる回
路を介することで、周期信号のピーク値に比例した電圧
となる。この電圧はトランジスタQ4を介してA G 
Calll 1lll電圧18aとして取出’cJ レ
ル。
第6図は利得切換回路11の一例を示す。
同図において、トランジスタQ5のベースにスクランブ
ルされている映像信号RFSVが入力する。
そして、このトランジスタQ5のエミッタ抵抗値を電界
効果トランジスタQ1の可変抵抗動作により可変づるこ
とによって、例えば6[dB]の圧縮レベルに対する利
得設定と、正常周期信号に対する利得設定がなされる。
電界効果トランジスタQ8は、伸長タイミング信号15
aがゲートに入力されるとともに、トランジスタQ9と
主電極路が直列に接続されている。そして、トランジス
タQ9のベースには初期Ia設定回路24に相当する電
圧源■2からの初期値電圧24aをアナログスイッチG
3を介して入力される。このアナログスイッチG3は、
相反的に動作するアナログスイッチG4とともに切換ス
イッチ23を構成しており、アナログスイッチG4は伸
長同期レベル制ill電圧発生回路20からの伸長同期
レベルaIII御電圧20aをトランジスタQ9のベー
スに導く。なお、各アナログスイッチG3 、(34は
、切換制御信号15Cによって制御される。これにより
、トランジスタQ5の出力を増幅するトランジスタQ7
よりデスクランブルされた映像信号RFDVが出力され
る。
このような回路によれば、切換tillrB信号150
がロウレベルのとき、アナログスイッチG3がONし、
G4がOFFする。これにより、初期i電圧24aがト
ランジスタQ5の利得設定を行う。また、反対に切換制
御信号15cがハイレベルになると、アナログスイッチ
G3が0FFL、、G4がONする。これにより、伸長
同期レベル制御電圧20aがトランジスタQ5の利得設
定を行う。このとき電界効果トランジスタQ8はONさ
れており、トランジスタQ5は、抵抗R2と、R3及び
トランジスタQ9の出力電極間インピーダンスとの並列
抵抗値で6[dB]の利得増加動作(デスクランブル)
を行う。なお、伸長同期レベル制御電圧20aにより利
得制御が行なわれているとぎに、伸長タイミング信号1
5aが[]r7υベルになると(正常レベル期間)、電
界効果トランジスタQ8がOFFすることで、トランジ
スタQ5のエミッタ抵抗がR2だけとなり、利得は減衰
(0[dB])する。
第7図は第6図の回路の利得変化特性を示し、例えばO
N8[dB]まで連続可変な特性を有している。伸長同
期タイミング信@15aがハイレベル(第6図の回路に
おいて)のとき、利得切換回路11は、この特性上6[
dB]を中心に利得が変化される。なお、初期値電圧2
4aも、この6[dB]に設定すれば良い。これは送信
側の同期圧縮レベル(−) 6 [dB]と対応するが
、必ずしも対応関係はなくても良い。
第8図はスクランブル映像信号RFSVと各種タイミン
グ信号との関係を示すタイムチャートである。
この第8図は第3図の回路の動作を示しており、(a)
はスクランブル映像信号波形、(b)はAND回路15
3から得られる検出タイミング信号15d−1,(C)
はAND回路152より得られる検出タイミング信号1
5d−2,(d)は伸長タイミング信号15a、Ce>
はペデスタルパルスである。第3図では説明を省略した
が、ペデスタルパルスは、信号15d−1と158との
ANDにより取得することが出来る。
第9図は電源投入時を例にしたこの発明の動作の一例を
示す動作説明図であり、第20図及び第21図に対応す
る図である。
t1ポイントは電源スィッチ(デスクランブル装置の)
がONされた時刻を示す。この時刻t1で、図示しない
例えばマイコン等の監視回路は、ffi源が投入された
ことを知り、切換制御信号15Cをロウレベルにする。
すると、切換スイッチ23は第2入力端すを選択し、初
期値設定回路24からの初期値電圧24aを利得切換回
路11に供給する。これにより、利45切換回路11は
、例えば第6図におけるトランジスタQ5の利得が、第
7図にて示す6[681点に設定され、その利得でもっ
てスクランブル映像信号RFSVを増幅する。このよう
に本実施例では、利得切換ループで、予測される動作の
安定収束点を6[dB]と想定し、それに対応した初期
値電圧24aを決めている。
この初期値電圧24aを利得切換回路11に供給する時
間は、AGC動作速度を考慮して所定の遅延時間に決定
する。ただし、この方法は、ループ動作の安定状態への
収束を単純に時間の関数としてみた場合であるが、他の
決定方法として、出力レベルが一定レベルに落着くまで
の時間、デスクランブル用データの抽出状況の監視、水
平周期信号の周波数の監視等によっても良い。なお、こ
の初期値電圧24aが利得切換回路11に供給される期
間は、第9図(b)に示すように伸長タイミング信号は
ハイレベルとなっている。こうして、利得切換ループの
利得が固定される結果、デコーダ装置は、AGCループ
のみの利得制御動作となり、動作が単純化されることで
、相互干渉という問題を回避することができる。
第9図(a)において、デスクランブル映像信号波形は
、上記初期値電圧の供給期間に同期圧縮されている周期
信号S1が、同期間の正常周期信号S2に対してレベル
が増大する。これはピーク検波によるAGC動作のみが
行われていることを示している。
次に、上記した方法で決定される所定時間が経過づる時
刻t2において、切換制御信号15cがハイレベルとな
ると、切換スイッチ回路23は第1入力端aからの電圧
即ち、伸長同期レベル制御電圧発生回路20からの伸長
同期レベル!II In電圧20aを利得切換回路11
に供給する。このとき、伸長タイミング信号(b)はス
クランブルのタイミングでパルスを呈する。これにより
、利得切換回路11による制御ループの動作も加わり、
二重フィードバック制御が行なわれるが、AGC回路ル
ープはすでに安定した状態にあり、相互干渉を起こずこ
とはない。
こうしてこの発明は電源投入時1選局時等のようにし無
信号状態からの二重フィードバックループの動作を相互
干渉を起こすことなく制御することができる。
第10図はこの発明に使用する利得切換回路11及び伸
長同期レベル制御電圧発生回路20の他の具体的構成例
を示す。同図において、復調器12からの出力12aは
、トランジスタQ10のベースに入力し、エミッタより
それぞれ抵抗R7,R8に導かれる。これら各抵抗R7
、R8がらの復調出力は、検出タイミング信号15d−
1,156−2によって開閉制御されるアナログスイッ
チGpを介してホールドコンデンサC6、C7に蓄積さ
れる。誤差検出回路27は演算j曽幅器M5゜コンデン
サC8を主要部として構成され、伸長同期レベル制御電
圧20aを出力する。
一方、利得切換回路11はトランジスタQ13゜C14
,C12及び電界効果トランジスタQ11にて構成され
、スクランブル映像信号R1”DV−は、コンデンサC
IOを介してトランジスタQ13のベースに入力する。
トランジスタ0.13は、エミッタ抵抗R5とコレクタ
抵抗R6の比によって決定される利得で正常レベルの周
期信号と映像信号をトランジスタ14を介して出力する
。このときトランジスタQ12はOFFしている。トラ
ンジスタQ12は、伸長タイミング信号15aのパルス
期間(圧縮周期信号区間)にONL、、トランジスタQ
13のエミッタ抵抗を、抵抗R5に対し電界効果トラン
ジスタQ11のドレイン、ソース間抵抗、コンデンサC
9及び抵抗R4から成る直列回路が並列に接続された状
態に切替える。これにより、トランジスタQ13の利得
は、6[dB]上昇し、圧縮された周期信号を伸長する
ことができる。
今、伸長した周期信号が正常周期信号に対してレベル不
足の場合は、コンデンサC7の電圧に対してコンデンサ
C6の電圧が高くなり、伸長同期レベル制御電圧20a
が高くなる。これにより、電界効果トランジスタQ11
のドレイン、ソース間抵抗値が小さくなり、トランジス
タQ13の利得が上記不足分を補うように上界する。ま
た、上記と逆の場合はトランジスタQ13の利得が低下
する。
このようにして、常に正常周期信号と伸長された周期信
号のレベルの差が小さく成るような利得制御動作を行っ
ている。
第11図は、伸長同期レベル制御電圧20aの生成回路
の一例を示すブロック回路図である。この回路は、PL
L位相検波により同制御電圧20aを得るもので、先ず
、復調器12の出力12aを周期信号分離回路211に
より水平周期信号を分子する。この水平周期信号は、波
形整形回路212を介して位相検波器214に入力し、
電圧制御発振回路213からの基準信号と比較され、そ
の比較出力はロウバスフィルタ215を介して電圧化さ
れて前記電圧制御回路213の制m+電圧となるととと
もに、レベル比較器217において基準電圧源216か
らの電圧と比較される。そして、このレベル比較器21
7の出力を伸長同期レベル制御電圧20aとして用いる
このような回路は、電圧制御発振回路213の発振中心
周波数が水平周波数に設定されているので、伸長された
周期信号と正常周期信号との間にレベル差がある場合、
位相検波器214の出力電圧が変化し、これを伸長同期
レベル制御電圧20とすることができる。
第12図は復調器12とAGC検波器18を備えた集積
回路の一例を示す。この回路は、外付はコイルL11に
利得制御回路11からのデスクランブル映像信号RFD
Vを入力する。このコイルからの信号は、3段のIF増
幅段を介してビデオ検波部に入力され、復調出力12a
となるとともに、この復調信号はノイズインバータ、A
GC検波段を介してAGC制御11電圧18aとなる。
[発明の効果] 以上述べたようにこの発明によれば、同期圧縮されたス
クランブル映像に対し、単に正常周期信号と圧縮周期信
号のレベルに呼応する利得切換えを行うのではなく、デ
スクランブル後の復調出力のレベル又は位相変動に基づ
くフィードバックループを構成してデスクランブル処理
に児童利得制御の機能を持たせ、且つこのループをAG
C利得制御ループの中で二重ループとして働かせ、例え
ば電源投入時1選局時のような無信号状態からの各ルー
プの動作の立上りを、RFAGCループが安定するまで
はデスクランブル利得制御ループの制御2II電圧とし
て所定レベルに設定された初期値電圧を用いることで、
正常に行うようにしたものである。これにより、デスク
ランブル利得υ制御が正確となり、輝度変化のない映像
を提供できるという効果がある。
なお、この発明は同期圧縮をランダムに行う場合に限ら
ず、すべての周期信号を圧縮する方式のデコーダ装置と
しても使用することができる。
【図面の簡単な説明】
第1図はこの発明に係るスクランブルデコーダ装置の基
本構成を示すブロック回路図、第2図はこの発明の一実
施例を示す回路図、第3図、第4図、第5図及び第6図
はこの発明に使用する各回路の具体的回路の一例を示す
回路図、第7図、第8図及び第9図はこの発明の詳細な
説明するための説明図、第10図は第2図の実施例に関
する制御電圧発生回路の別の例を示す回路図、第11図
はこの発明の他の実施例を示す回路図、第12図は第4
図及び第5図の回路の別の具体例を示す回路図、第13
図及び第14図は同期圧縮スクランブルを説明するため
の波形図、第15図はデスクランブルの基本構成を示す
ブロック回路図、第16図及び第17図はデスクランブ
ル誤動作の発生を示す波形図、第18図は従来のスクラ
ンブルデコーダ装置の一例を示すブロック回路図、第1
9図は別の従来例を示Jブロック回路図、第20図及び
第21図は電源投入時のデスクランブル誤動作を示1波
形図である。 11・・・利得切換回路、12・・・復調器、13・・
・同期分離回路、14・・・データ分離回路、15・・
・タイミング発生回路、16・・・RF利得制御回路、
18・・・AGC検波器、20・・・伸長同期レベル制
御7Il電圧発生回路。 代理人   弁理士  則 近 憲 缶周      
     湯  山  幸  夫第4図 o2 第5図 第6図 第7図 第1O図 第11図 (b) 一一一一一一一一一一一一一福建1重噌りqヲSン−1
2五朗間−+第14図 一一一                      
    1−一%w−N−

Claims (1)

  1. 【特許請求の範囲】 映像信号の水平同期信号部がランダムタイミングでレベ
    ル圧縮処理された伝送映像信号をデスクランブルするス
    クランブルデコーダ装置において、伝送映像信号を周波
    数変換して得たRF映像スクランブル信号を入力とし、
    前記ランダムタイミングで利得が制御され、圧縮処理し
    た同期信号を伸長して再生同期信号を得て、RF映像信
    号を出力する利得切換増幅回路と、 この利得切換増幅回路の出力に得られる前記RF映像信
    号を検波しベースバンド映像信号を得るための検波器と
    、 この検波器の出力のうち、前記利得切換増幅回路の伸長
    動作により得た前記再生周期信号のレベルを検出する第
    1のレベル検出回路と、 前記検波器からの非伸長動作時における同期信号レベル
    を検出する第2のレベル検出回路と、前記第1及び第2
    のレベル検出回路で検出した検出レベル差を検出し、こ
    の検出結果に応じ前記利得切換増幅回路の利得を制御す
    る誤差検出回路とを少なくとも具備したことを特徴とす
    るスクランブルデコーダ装置。
JP61228245A 1986-09-29 1986-09-29 スクランブルデコ−ダ装置 Pending JPS6384280A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61228245A JPS6384280A (ja) 1986-09-29 1986-09-29 スクランブルデコ−ダ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61228245A JPS6384280A (ja) 1986-09-29 1986-09-29 スクランブルデコ−ダ装置

Publications (1)

Publication Number Publication Date
JPS6384280A true JPS6384280A (ja) 1988-04-14

Family

ID=16873436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61228245A Pending JPS6384280A (ja) 1986-09-29 1986-09-29 スクランブルデコ−ダ装置

Country Status (1)

Country Link
JP (1) JPS6384280A (ja)

Similar Documents

Publication Publication Date Title
JPH0946614A (ja) 自動利得制御回路およびその回路を用いた受信用フロン トエンド装置
US5852476A (en) Using special NTSC receiver to detect when co-channel interfering NTSC signal accompanies a digital tv signal
US5113439A (en) Catv terminal and video apparatus having a noise eliminating circuit
KR100308299B1 (ko) 튜닝 미세 조정 방법
JPS6384280A (ja) スクランブルデコ−ダ装置
US5274706A (en) Tuning system for television signal
US3862361A (en) Video amplifier circuit for use with synchronous detectors
JPS60239188A (ja) テレビジヨン信号復調装置
US4295163A (en) Keying signal generator responsive to plural input signals
JPH05115018A (ja) 映像信号処理装置
JPS6256714B2 (ja)
KR200153004Y1 (ko) 텔레비전 수상기의 수평출력단 보호장치
KR100210254B1 (ko) 디스크램블 회로
JPS623974Y2 (ja)
JP3388520B2 (ja) ダイバーシティ受信装置
KR200156319Y1 (ko) 무신호 채널에서 화면조정기능 금지장치
KR960001313Y1 (ko) 텔레비젼의 화면조정장치
KR100225294B1 (ko) 영상신호 해독장치
JPH04117789A (ja) Agc回路
JPH04183184A (ja) 画像表示制御装置
JPH06189221A (ja) 映像の黒レベル再生装置
JPH0265312A (ja) テレビジョン放送信号判定回路
JPH04123682A (ja) テレビジョン受像機における画質調整回路
JPH08168035A (ja) モニタ装置
KR19990051700A (ko) Hdtv의 샤프니스 조정장치