JPS6380330A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS6380330A JPS6380330A JP22544086A JP22544086A JPS6380330A JP S6380330 A JPS6380330 A JP S6380330A JP 22544086 A JP22544086 A JP 22544086A JP 22544086 A JP22544086 A JP 22544086A JP S6380330 A JPS6380330 A JP S6380330A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- contents
- microprogram
- storage means
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 abstract description 5
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 abstract description 5
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 8
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 2
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 2
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はデータ処理装置に関し、特にマイクロプログラ
ム制御方式のデータ処理装置に関する。
ム制御方式のデータ処理装置に関する。
更氷且薯
従来、この種のデータ処ｌ！ｆ！！装置では、マイクロ
プログラムの記憶に固定記憶素子（以下ＲＯＭとする）
を用いる場合において、ＲＯＭの価格を下げる目的で、
その装置のマイクロ命令の実行には耐えられない動作速
麿のものでも大官りのＲＯＭを使用し、そのＲＯＭの内
容を読出し層込み記憶素子（以下ＲＡＭとする）に移送
し、このＲＡＭの内容でマイクロプログラムの実行が行
われる方式がとられる。このようなデータ処理Ｖｔ１ｉ
！において、マイクロプログラムを変更する必要が生じ
た場合に、すでに製作済みのものを変更するときにはＲ
ＯＭを置換える必要が生じ、変更が複数のＲＯＭにわた
るときには、夫々変更すべきＲＯＭが使用不能となり、
使用不能な素子が多くなるという欠点があった。
プログラムの記憶に固定記憶素子（以下ＲＯＭとする）
を用いる場合において、ＲＯＭの価格を下げる目的で、
その装置のマイクロ命令の実行には耐えられない動作速
麿のものでも大官りのＲＯＭを使用し、そのＲＯＭの内
容を読出し層込み記憶素子（以下ＲＡＭとする）に移送
し、このＲＡＭの内容でマイクロプログラムの実行が行
われる方式がとられる。このようなデータ処理Ｖｔ１ｉ
！において、マイクロプログラムを変更する必要が生じ
た場合に、すでに製作済みのものを変更するときにはＲ
ＯＭを置換える必要が生じ、変更が複数のＲＯＭにわた
るときには、夫々変更すべきＲＯＭが使用不能となり、
使用不能な素子が多くなるという欠点があった。
また、このような場合には、ＲＯＭの内容の変更箇所を
直接変更するために、変更するＲＯＭが特定できないと
いう欠点があった。
直接変更するために、変更するＲＯＭが特定できないと
いう欠点があった。
ｌ肛り亘ｊ
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、変更するＲＯＭを特定することができ、
使用不能な素子を少なくすることができるデータ処理装
置の提供を目的とする。
されたもので、変更するＲＯＭを特定することができ、
使用不能な素子を少なくすることができるデータ処理装
置の提供を目的とする。
免孔立且羞
本発明によるデータ処理装置は、第１の固定記憶手段に
格納されたマイクロプログラムによって、第２の固定記
憶手段に格納されたマイクロプログラムの内容を、読出
しと書込みとが自在な読出しｍ込み記憶手段に移送し、
この移送されて格納された前記読出しＢ込み記憶手段の
内容により制御が行われるデータ処理装置であって、前
記第１の固定記憶手段の交換後に、前記読出し書込み記
憶手段に前記第２の固定記憶手段に格納されたマイクロ
プログラムの内容が移送され、前記交換後の第１の固定
記憶手段に格納されたマイクロプログラムにより前記移
送されたマイクロプログラムの内容を更新するようにし
たことを特徴とする。
格納されたマイクロプログラムによって、第２の固定記
憶手段に格納されたマイクロプログラムの内容を、読出
しと書込みとが自在な読出しｍ込み記憶手段に移送し、
この移送されて格納された前記読出しＢ込み記憶手段の
内容により制御が行われるデータ処理装置であって、前
記第１の固定記憶手段の交換後に、前記読出し書込み記
憶手段に前記第２の固定記憶手段に格納されたマイクロ
プログラムの内容が移送され、前記交換後の第１の固定
記憶手段に格納されたマイクロプログラムにより前記移
送されたマイクロプログラムの内容を更新するようにし
たことを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例は、第１のＲＯＭＩと、Ｒ
ＡＭ２と、ＲＯＭ１とＲＡ Ｍ２との出力データのうち
一方を選択する選択回路３と、レジスタ４と、第２のＲ
ＯＭ５と、マイクロプログラム実行部６とから構成され
ている。
において、本発明の一実施例は、第１のＲＯＭＩと、Ｒ
ＡＭ２と、ＲＯＭ１とＲＡ Ｍ２との出力データのうち
一方を選択する選択回路３と、レジスタ４と、第２のＲ
ＯＭ５と、マイクロプログラム実行部６とから構成され
ている。
ＲＯＭＩの出力線１１はＲＡＭ２の出力線１２と共に選
択回路３に接続され、選択回路３の出力線１３はマイク
ロプログラム実行部６に入力の１つとして接続されてい
る。
択回路３に接続され、選択回路３の出力線１３はマイク
ロプログラム実行部６に入力の１つとして接続されてい
る。
マイクロプログラム実行部６のアドレス出力線１８はＲ
ＯＭ１とＲＡＭ２との入力に夫々接続され、マイクロプ
ログラム実行部６のデータ出力線１６はＲＡＭ１とレジ
スタ４との入力に夫々接続されている。
ＯＭ１とＲＡＭ２との入力に夫々接続され、マイクロプ
ログラム実行部６のデータ出力線１６はＲＡＭ１とレジ
スタ４との入力に夫々接続されている。
レジスタ４の出力線１４はＲＯＭ ５の入力に接続され
、ＲＯＭ５の出力線１５はマイクロプログラム実行部６
に入力として接続されている。
、ＲＯＭ５の出力線１５はマイクロプログラム実行部６
に入力として接続されている。
第２図は第１図のＲＯＭ５の詳細を示す構成図である。
図において、アドレス出力線１４はデコーダ５１および
ＲＯＭチップ５２〜５５に夫々接続され、デコーダ５１
からの出力線１４０〜１４３は、ＲＯＭチップ５２〜５
５の夫々の出力イネーブルに接続され、ＲＯＭチップ５
２〜５５の夫々の出力線はワイヤードされてＲＯＭ５の
出力線１５となっている。
ＲＯＭチップ５２〜５５に夫々接続され、デコーダ５１
からの出力線１４０〜１４３は、ＲＯＭチップ５２〜５
５の夫々の出力イネーブルに接続され、ＲＯＭチップ５
２〜５５の夫々の出力線はワイヤードされてＲＯＭ５の
出力線１５となっている。
第３図はＲＯＭ５の各ＲＯＭチップ５２〜５５に対応し
てアドレスがどのように割当てられているかを示した対
応図である。図において、ブロック５２０．５３０．５
４０．５５０は夫々ＲＯＭチップ５２〜５５に割当てら
れていることを示している。ブロック５２０はアドレス
ｒ ０ＯＯＯＪ〜［０ＦＦＦｊで示され、ブロック５３
０はアドレスｌ” １００ＯＪ〜ｒ ＩＦＦＦＪで、ブ
ロック５４０ ハ７トレ７！、 ｒ２０００Ｊ 〜ｒ２
ＦｒＦＪ １’、ブロック５５０はアドレスｒ ３００
０Ｊ〜「３ＦＦＦＪで示されている。さらにアドレス「
１０５０ｊとアドレスｒ ３ＦＯＯＪとが変更の必要な
アドレスであるものとする。
てアドレスがどのように割当てられているかを示した対
応図である。図において、ブロック５２０．５３０．５
４０．５５０は夫々ＲＯＭチップ５２〜５５に割当てら
れていることを示している。ブロック５２０はアドレス
ｒ ０ＯＯＯＪ〜［０ＦＦＦｊで示され、ブロック５３
０はアドレスｌ” １００ＯＪ〜ｒ ＩＦＦＦＪで、ブ
ロック５４０ ハ７トレ７！、 ｒ２０００Ｊ 〜ｒ２
ＦｒＦＪ １’、ブロック５５０はアドレスｒ ３００
０Ｊ〜「３ＦＦＦＪで示されている。さらにアドレス「
１０５０ｊとアドレスｒ ３ＦＯＯＪとが変更の必要な
アドレスであるものとする。
第４図は本発明の一実施例のフローチャートである。第
１図〜第４図を用いて本発明の一実施例の動作について
具体的に説明する。
１図〜第４図を用いて本発明の一実施例の動作について
具体的に説明する。
電源が投入されると、選択回路３が入力線１１を選択し
て出力線１３から出力する。ＲＯＭ１にはＲＯＭ５の内
容をＲＡＭ２に移送するためのマイクロプログラムが設
けられているため、ＲＯＭ５のアドレスｒ００００Ｊか
らアドレス［３Ｆ「ＦＪまでの内容がＲＡＭ２に移送さ
れる。アドレスｒ ３ＦＦＦＪまでの内容が移送される
と、マイクロプログラム実行部６のイリ御が第４図で示
されるマイクロプログラムのステップ７０に移される。
て出力線１３から出力する。ＲＯＭ１にはＲＯＭ５の内
容をＲＡＭ２に移送するためのマイクロプログラムが設
けられているため、ＲＯＭ５のアドレスｒ００００Ｊか
らアドレス［３Ｆ「ＦＪまでの内容がＲＡＭ２に移送さ
れる。アドレスｒ ３ＦＦＦＪまでの内容が移送される
と、マイクロプログラム実行部６のイリ御が第４図で示
されるマイクロプログラムのステップ７０に移される。
ステップ７１にてＲＡＭ２のアドレスｒ １０５０Ｊを
指定し、ステップ７２で書込みデータｒＦＯ１２Ｊをデ
ータ出力線１６を介してセットし、ステップ７３でＲＡ
Ｍ２にこのデータの書込みを行うと、ＲＡＭ２のアドレ
ス「ＩＱ５０Ｊの内容は書込みデータ「ＦＯ１２」に変
更される。
指定し、ステップ７２で書込みデータｒＦＯ１２Ｊをデ
ータ出力線１６を介してセットし、ステップ７３でＲＡ
Ｍ２にこのデータの書込みを行うと、ＲＡＭ２のアドレ
ス「ＩＱ５０Ｊの内容は書込みデータ「ＦＯ１２」に変
更される。
同様に、ステップ７４〜７６にてＲＡＭ２のアドレス［
３ＦＯＯＪの内容は書込みデータ［０１２３Ｊに変更さ
れる。
３ＦＯＯＪの内容は書込みデータ［０１２３Ｊに変更さ
れる。
終了ステップ７７の優では、選択回路３が入力線１２を
選択するように設定することにより、ＲＡＭ２の内容で
制御が行われる。
選択するように設定することにより、ＲＡＭ２の内容で
制御が行われる。
このように、第２のＲＯＭ５の変更を直接行わずに、第
２のＲＯＭ５の内容をＲＡＭ２に移送した後に、第１の
ＲＯＭ１上に設けたマイクロプログラムによりＲＡＭ２
に移送した内容の更新を行うことにより、変更を第１の
ＲＯＭＩに集中することができ、変更するＲＯＭを特定
することができる。さらに、変更するＲＯＭを特定でき
るので、使用不能の素子を少なくすることができる。
２のＲＯＭ５の内容をＲＡＭ２に移送した後に、第１の
ＲＯＭ１上に設けたマイクロプログラムによりＲＡＭ２
に移送した内容の更新を行うことにより、変更を第１の
ＲＯＭＩに集中することができ、変更するＲＯＭを特定
することができる。さらに、変更するＲＯＭを特定でき
るので、使用不能の素子を少なくすることができる。
発明の詳細
な説明したように本発明によれば、第１のＲＯＭの交換
後に第２のＲＯＭの内容をＲＡＭに移送し、このＲＡＭ
の移送侵の内容を交換後の第１のＲＯＭに設けたマイク
ロプログラムにより更新するようにすることによって、
変更するＲＯＭを特定することができ、使用不能の素子
を少なくすることができるという効果がある。
後に第２のＲＯＭの内容をＲＡＭに移送し、このＲＡＭ
の移送侵の内容を交換後の第１のＲＯＭに設けたマイク
ロプログラムにより更新するようにすることによって、
変更するＲＯＭを特定することができ、使用不能の素子
を少なくすることができるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図のＲＯＭの詳細な構成図、第３図は第２図のＲＯ
Ｍチップとアドレスとの対応図、第４図は本発明の一実
施例のフローヂャートである。 主要部分の符号の説明 １・・・・・・第１の固定記憶（ＲＯＭ）２・・・・・
・読出し書込み記憶（ＲＡＭ）３・・・・・・選択回路 ４・・・・・・レジスタ
第１図のＲＯＭの詳細な構成図、第３図は第２図のＲＯ
Ｍチップとアドレスとの対応図、第４図は本発明の一実
施例のフローヂャートである。 主要部分の符号の説明 １・・・・・・第１の固定記憶（ＲＯＭ）２・・・・・
・読出し書込み記憶（ＲＡＭ）３・・・・・・選択回路 ４・・・・・・レジスタ
Claims (1)
- 第１の固定記憶手段に格納されたマイクロプログラムに
よつて、第２の固定記憶手段に格納されたマイクロプロ
グラムの内容を、読出しと書込みとが自在な読出し書込
み記憶手段に移送し、この移送されて格納された前記読
出し書込み記憶手段の内容により制御が行われるデータ
処理装置であって、前記第１の固定記憶手段の交換後に
、前記読出し書込み記憶手段に前記第２の固定記憶手段
に格納されたマイクロプログラムの内容が移送され、前
記交換後の第１の固定記憶手段に格納されたマイクロプ
ログラムにより前記移送されたマイクロプログラムの内
容を更新するようにしたことを特徴とするデータ処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22544086A JPS6380330A (ja) | 1986-09-24 | 1986-09-24 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22544086A JPS6380330A (ja) | 1986-09-24 | 1986-09-24 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6380330A true JPS6380330A (ja) | 1988-04-11 |
Family
ID=16829398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22544086A Pending JPS6380330A (ja) | 1986-09-24 | 1986-09-24 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6380330A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008095322A (ja) * | 2006-10-10 | 2008-04-24 | Sankyo Tateyama Aluminium Inc | 電動開閉装置用のトルクリミッター装置 |
| US20170335895A1 (en) * | 2015-02-16 | 2017-11-23 | Minebea Mitsumi Inc. | Torque limiter and drive device |
-
1986
- 1986-09-24 JP JP22544086A patent/JPS6380330A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008095322A (ja) * | 2006-10-10 | 2008-04-24 | Sankyo Tateyama Aluminium Inc | 電動開閉装置用のトルクリミッター装置 |
| US20170335895A1 (en) * | 2015-02-16 | 2017-11-23 | Minebea Mitsumi Inc. | Torque limiter and drive device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06105429B2 (ja) | マイクロプログラム制御装置 | |
| JPS6027964A (ja) | メモリアクセス制御回路 | |
| JPH0719426B2 (ja) | デイスク制御装置 | |
| US20070136549A1 (en) | Information processing apparatus, controller and file reading method | |
| US20040139241A1 (en) | Input/output device and method of setting up identification information in input/output device | |
| JPS6122817B2 (ja) | ||
| JPS6380330A (ja) | デ−タ処理装置 | |
| EP1804166B1 (en) | Memory device and information processing apparatus | |
| US5893928A (en) | Data movement apparatus and method | |
| JPH11250031A (ja) | プログラマブルロジックおよび情報処理装置 | |
| JPH0754544B2 (ja) | イメ−ジメモリのアクセス回路 | |
| JPS6148735B2 (ja) | ||
| JP2769384B2 (ja) | 演算制御ｉｃおよび情報処理装置 | |
| JPS60134940A (ja) | 情報処理装置のレジスタ選択方式 | |
| JPH11161304A (ja) | プログラマブルコントローラ | |
| JPS62197827A (ja) | デ−タ処理装置 | |
| JP2001022410A (ja) | プログラマブルコントローラのためのプログラム作成方法、およびプログラム作成装置、ならびにプログラム作成プログラムを記録した記録媒体 | |
| JPS6089256A (ja) | フアイル制御装置 | |
| JPH0736153B2 (ja) | データ伝送システム | |
| JPS6214234A (ja) | デ−タ処理装置 | |
| JPH05282194A (ja) | メモリアクセス制御方式 | |
| JPS595355A (ja) | 仮想スタツクのアクセス制御方式 | |
| JPS6378249A (ja) | コンピユ−タのメモリアドレス拡張方式 | |
| JPH11194968A (ja) | 記憶装置の制御装置及びデータ処理システムにおける記憶装置の制御方法 | |
| JPH0969070A (ja) | 情報処理装置の制御回路 |