JPS6378249A - コンピユ−タのメモリアドレス拡張方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はコンピュータのメモリアドレス拡張に係り、特
に処理能力を低下させることなく、メモリのアドレス拡
張を可能とする方式に関する。

（従来の技術） 現在実用化されているマイクロコンピュータは、取り扱
うデータのピント数が４ビツトから８ビツト、１６ビツ
ト、さらに３２ビツトへと増加しているが、これに伴い
処理能力が向」ニすると共にメモリアドレス空間も拡張
されている。

（発明が解決しようとする問題点） 上記従来例のようにピントの増加によりメモリアドレス
空間を拡張すると、ビット増加に伴いシステム規模が膨
大となるだけでなく、処理速度が必ずしも向上しない。

このため、メモリアドレス空間拡張のためだけに、１６
ビツトや３２ビツトマシンを適用することはできない。

そこで、データのビットを増加せずに、アドレスのビッ
トのみ増加させることが考えられる。しかし、ただ単純
に増加させると、処理能力が低下する。

今、８ビツトのデータを取り扱う８ビツトマシンを例に
説明すると、命令語によりメモリアドレスを指示する時
には、８ピントの整数倍により指示すると、最も効率的
に指示できるため、一般的には、８Ｘ２＝１６ビツトで
メモリアドレスを指示して、６４にバイトのメモリ空間
を直接指示する。

このアドレスをプログラムにより直接指示するために２
バイトのデータを必要とするが、メモリ空・間を、アド
レスのビット増加により拡張する場合には、上記アドレ
ス指示データを２バイトで指示できなくなり、この増加
分だけ命令語長が長くなり、処理能力が低下する。

（問題点を解決するための手段） 上記問題点は、データの８ビツトに対応して。

下位アドレスを命令語により」６ビツトで指示し、アド
レス拡張のための上位アドレスを、マイクロコンピュー
タ内のアドレス拡張用のレジスタにより指示するものと
し、この上位アドレスを上記アドレス拡張用レジスタに
データを格納する命令語を有する。又、上記の上位アド
レス拡張用レジスタを複数とし、上記レジスタ群を選択
使用する命令語体系を有することで解決される。

（作用） 」二記のように、上位アドレス指示のためのレジスタ群
と、これにデータを格納するための命令語と、これらを
使用してデータのメモリへのリード、フェッチ又はライ
トを可能とする命令語体系を有することにより、上位ア
ドレスをプログラムにより直接指示しないため」１位ア
ドレスがプログラムデータに含まれず、プログラムバイ
ト数を増加せずにメモリアドレス拡張が可能となるだけ
でなく、例えば、あるデータを読みだして他のアドレス
に格納する場合に、」１記レジスタが１個ならば一々レ
ジスタを書き替える必要があるが、複数個を有すること
により、データをリードする時に成る上位アドレス拡張
用レジスタにより上位アドレスを指示してリードし、ラ
イトする時には他の上位アドレス拡張用レジスタにより
アドレスを指示してライトするようプログラミングすれ
ば、上位アドレス拡張用レジスタのデータを書き替えろ
頻度を少なくすることができ、効率的に命令を実行する
マイクロコンピュータを実現することができる。

（実施例） 以ド、第１図により本特許の実施例を説明する。

なお、本実施例では、８ピツ１へマシンを例に、説明す
るものとする。

本実施例では、データアドレス拡張用第ルジスタ２．デ
ータアドレス拡張用第２レジスタ４．プロゲラ１１アド
レス拡張用レジスタ６、スタックアドレス拡張用レジス
タ８のレジスタを有し、各レジスタは４ビツトから構成
される。　データアドレス拡張用第１．第２レジスタ２
〜４は、コンピュータがデータをリード又はライトする
メモリの１−位アドレスを指示し、プロゲラ１１アドレ
ス拡張用レジスタ６は、命令語をメモリからフェッチす
る時の１−位アドレスを指示し、スタックアドレス拡張
用レジスタ８は、スタックポインタの上位アドレスを指
示する。これに対し、下位アドレスは１６ビツトから構
成され、データアドレスの下位アドレスを、第】〜ｎレ
ジスタ１０〜１−２により。

プログラムの下位アドレスを、プログラムカウンタ１４
により、スタックアドレスの下位アドレスを、スタック
ポインタ１６により指示する。各々の上位アドレスは上
位メモリアドレス指示部１８から、下位アドレスは下位
メモリアドレス指示部２０から、コンピュータ外部に出
力される。これら上位、下位アドレス合わせて２０ビツ
トにより１Ｍバイトのメモリ空間をアクセスすることが
できる。ただし、１Ｍバイトを連続してアクセスするこ
とはできず、連続では６４にバイトまでであり、上位ア
ドレスレジスタを書き替えることにより、６４ＫＸ１６
＝ＩＭバイトのメモリをアクセスすることができる。こ
れを、第２図に図示する。

次に、本実施例で追加された命令語について説明する。

各上位アドレスは、 命令語 ＭＯＶＥ　　Ｓｅｇ、ｎ　　（Ｄａｔａ＞１６により指
示できるものとする。なお、Ｓｅｇ、ｎのｎは、指示し
たい拡張用レジスタを示す。

データをメモリからリードするには、 命令語 ＭＯＶＥ　Ｉ　　Ｒｅ　ｇ、　ｎ　　Ｍ　（Ａｄ　ｄ、
　＞１３又は。

ＭＯＶＥ２　　Ｒｅｇ、ｎ　　Ｍ　（Ａｄｄ、　）１３
によるものとする。ＭＯＶＥ　　の次に示された１゜２
の数字は、データアドレス拡張用レジスタの第１又は２
のどちらにより上位アドレスを指示するかを示す。又、
Ｍ（Ａｄｄ、＞１３の（Ａｄｄ、石は、プログラムによ
り指示される下位アドレスを示す。

又、Ｒｅｇ、ｎは、メモリからリードしたデータをＲｅ
ｇ、ｎに格納することを示す９ 同様に、データをメモリにライトするには、命令語 ＭＯＶＥＩ　　Ｍ　（Ａｄｄ、　崩　Ｒｅｇ、ｎ又は、 ＭＯＶＥ２　　Ｍ　（Ａｄｄ、）Ｅ　　Ｒａｇ、ｎによ
るものとする。

次に、具体的なプログラミング例を示す。

１　　；　　　ＭＯＶＥ　　　Ｓｅｇ、１　　　（０）
＋６２；　　　ＭＯＶＥ　　　Ｓｅｇ、２　　　（Ｆ）
ｅ３　；　　　ＭＯＶＥＩ　　　Ｒｅｇ、Ｉ　　　Ｍ　
　（ＯＬ２３）Ｂ４；　　　ＭＯＶＥ２　　　Ｍ（４５
６７）Ｅ　　Ｒｅｇ、１上記は、メモリアドレス（００
１２３））３に格納されているデータを、コンピュータ
内部のＲｅ　ｇ。

１を経由して、メモリアドレス（Ｆ４５６７）＋６に転
送するプログラムである。このように、上位アドレス（
０石のデータを上位アドレス（Ｆ　）＋６に転送するの
に、これ以降データアドレス拡張用レジスタを書き替え
る必要がない、しかし、データアドレス拡張用レジスタ
が１個の場合、上記のように６４にバイトを越えてデー
タを転送するには、−々データアドレス拡張用レジスタ
を書き替える必要がある。

又、プログラムアドレス拡張用レジスタ６およびスタッ
クアドレス拡張用レジスタ８を、上記の命令語　ＭＯＶ
Ｅ　　Ｓｅｇ、ｎ　　（Ｄａｔａ）１６により指示する
ことで、データアドレスと同様にアドレスを拡張するこ
とができる。

（発明の効果） 本発明によれば、コンピュータの処理能力を低下させる
ことなく、効率的に命令を実行するコンピュータのメモ
リアドレス拡張方式を実現できる効果がある。

４　図面の説明 第１図は、本発明によるコンピュータの構成概要を示す
。

第２図は、実施例によるメモリアドレス拡張の詳細を示
すメモリマツプ図である。

Claims (1)

【特許請求の範囲】
1. メモリからデータおよび命令語をリード、フェッチ又は
   ライトするための入出力部と上記メモリのリード、フェ
   ッチ又はライトするためのアドレスを指示するメモリア
   ドレス指示部とメモリよりフェッチした命令語を解析す
   る命令解析部と命令処理部より成るコンピュータにおい
   て、メモリアドレス拡張用の複数のレジスタ群と上記メ
   モリアドレス拡張用レジスタ群にデータを格納する手段
   と上記レジスタ群から特定のレジスタを選択使用して上
   位アドレスを指示する命令語体系とこれに対応して拡張
   メモリアドレスを指示する指示部を設たことを特徴とす
   る、コンピュータのメモリアドレス拡張方式。