JPS637666A - 薄膜トランジスタアレイ - Google Patents

薄膜トランジスタアレイ

Info

Publication number
JPS637666A
JPS637666A JP61150859A JP15085986A JPS637666A JP S637666 A JPS637666 A JP S637666A JP 61150859 A JP61150859 A JP 61150859A JP 15085986 A JP15085986 A JP 15085986A JP S637666 A JPS637666 A JP S637666A
Authority
JP
Japan
Prior art keywords
substrate
plasma
semiconductor layer
film
sodium ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61150859A
Other languages
English (en)
Inventor
Kunio Matsumura
松村 邦夫
Hirofumi Arima
有馬 浩文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Device Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Device Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP61150859A priority Critical patent/JPS637666A/ja
Publication of JPS637666A publication Critical patent/JPS637666A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は1摸トランジスタ(以下、TPTと称する)
をアクティブ素子として用いたTPTアレイに関する。
(従来の技術) 最近、液晶やエレクトロルミネセンス(EL)を用いた
表示装置はテレビ表示やグラフィックデイスプレィ等を
指向した大容量、高密度のアクティブマトリックス型表
示装置の開発、実用化が盛んである。このような表示装
置では、クロストークのない高いコントラストの表示が
行なえるように、各画素の駆動、制郊を行なう手段とし
てアクティブ素子が用いられている。このアクティブ素
子としては、単結晶Si・基板上に形成されたMOSF
ETや、最近では、透過型表示が可能であり、大面積化
も容易である等の理由から透明絶縁基板上に形成された
TPTが用いられている。
第4図はこのようなTFTアレイを備えたアクティブマ
トリックス型液晶表示装置を示すもので、ガラスあるい
はプラスチックからなる第1の基板1上にはゲート線と
一体のゲート電極2が形成され、これを覆うように絶縁
@3が形成される。そして。この絶縁層3上の所定の位
置には半導体層4例えば水素化アモルファスシリコン及
び低抵抗半導体膜5として例えばn型水素化アモルファ
スシリコンが順に形成され、このうち低抵抗半導体l!
!5をエツチング除去して半導体@4を挟むようにデー
タ線と一体のドレイン電極6や、例えばITO(Ind
ium  Tin  0xide)からなる表示画素電
極7と一体のソース電極8が形成される。また、この表
示画素電極7を除いた半導体層4とドレインN81i6
及びソース電極8上には絶縁性を有した保!!膜例えば
無殿保護膜9としてシリコン窒化膜が形成された後、有
機保護膜1oとしてポリイミドが形成される。この有機
保i!It110上ニLt光遮1!ti11 、有機保
rJ膜12及び液晶配向膜13が順に形成される。
−方、ガラスあるいはプラスチックからなる第2の基板
14上には透明対向電極15及び液晶配向[16が順に
形成される。この第2の基板14は上記第1の基板1と
10譚程度の間隔を保って周囲部が封着され、その間隙
部には液晶17が封入される。
ところで、上記液晶表示装置にあっては、その構成上、
第1の基板1に含有するナトリウムイオンに影響をうけ
ると、TPT特性が低下されるという問題を有している
。そこで、従来はナトリウムイオンの含有量が一定以下
の材質の基板を選定して、そのナトリウムイオンによる
TPT特性への悪影響を防止するように構成していたが
、このような材質の基板は高価なものであった。
(発明が解決しようとする問題点) この発明は上記の基板としてナトリウムイオンの含有量
が一定以下の材質のものしか使用できない点を解決する
ためになされたもので、簡易な構成で、しかも、ナトリ
ウムイオンの含有量にこだわることなく、TPT特性の
高性能化を実現し得るようにしたTFTアレイを提供す
ることを目的とする。
[発明の構成] (問題点を解決するため手段及び作用)この発明は、絶
縁基板上に設けられたゲート電極に対応してドレイン及
びソースN極間に半導体層を有するTPTがマトリック
ス状に配列形成されたTFTアレイであり、絶縁基板と
半導体層との間に介在させたプラズマリンケイ酸ガラス
及びプラズマ酸か膜の動きにより、絶縁基板からのナト
リウムイオンのトラップ効果を得るようにしたことを特
徴とする。
(実施例) 以下、この発明の実施例について、図面を参照して詳細
に説明する。
第2図はこの発明を用いたアクティブマトリックス型液
晶表示装置の等面回路を示すもので、図中(Xi )(
i =1.2.3. ・=m)は複数のデータ線、(Y
j )(j=1.2.3.・・・n)は複数のゲート線
であり、これらデータ線(Xi)とゲート線(Yj )
の各交点位置にTPT20が構成される。21は表示画
素ff1fflであり、各TPT2oのソースに接続さ
れ、この表示画素電極21と透明対向電極22との間に
液晶23が挟持される。
第1図はこの発明を用いたアクティブマトリックス型液
晶表示装置の製造方法を説明するために示した断面図で
ある。すなわち、ガラスあるいはプラスチックからなる
絶縁基板である第1の基板24上には先ず、リン濃度が
0.5〜10重量パーセントのプラズマリンケイ幌ガラ
ス25が例えばシラン、ホスフィン、亜酸化窒素及び窒
素の混合ガスを用いたグロー放電により、基板温度的3
30°C,パ’)−約300Wt−数1000人程度堆
積され、このプラズマリンケイ酸ガラス25上にはプラ
ズマ酸化膜26が例えばシラン、亜酸化窒素及び窒素の
混合ガスを用いたグロー放電により、数100o人程度
堆積される。そして、このプラズマ酸化膜上にはゲート
電極27が形成され、このゲート電極27上には絶縁層
28として例えばシリコン窒化膜が堆積された後、例え
ば水素化アモルファスシリコン及びn型水素化アモルフ
ァスシリコンが順に堆積されて半導体層2つ及び低抵抗
半導体1130が所定の形状にエツチングされて形成さ
れる。そして、この半導体層2つを含む絶縁層28上に
は例えばITOが堆積され、更にされ、を所定の形状に
エツチング除去して上記画像電極21が形成される。そ
の後、例えばアルミニウムが堆積され、これを所定の形
状にエツチングした後、低抵抗半導体膜30をその形状
に対応してCDEによりエツチング除去して上記半導体
層29を挟んでデータ線(Yj )と−体のドレイン重
陽31及びソース電極32が形成される。
次に、ドレイン電極31.半導体層29.ソース電極3
2及び表示画素電極21上には保護膜として例えば先ず
例えばシリコン窒化膜からなる無機保rJ膜33を堆積
し、更に無機保護膜33上には保護膜として例えばポリ
イミドからなる有機保護1134が堆積され、そのうち
表示画素電極21上の所定の部分がエツチング除去され
る。また、この有機保:f!膜34上には光遮蔽電極3
5が上記半導体層29に対応して形成され、更に有機保
護膜34及び光遮蔽電極35上に有機保護膜36を形成
し、この有機保護11136及び表示画素電極21上に
は液晶配向!137が形成される。このように液晶配向
膜37を形成した第1の基板24には上記透明対向電極
22及び液晶配向層38の形成された第2の基板39と
所定の間隔を保って周囲部が封着され、その間隙部に上
記液晶23が封入される。
第3図は上記実施例におけるTFTアレイの一画素部分
を示すもので、上述した第2図は第3図のA−C−Bi
Ii面に相当する。但し、第3図においては、図の繁雑
さを避けるために、保護膜形成以前までに完成された部
分だけを図示した。
上記のように構成されたアクティブマトリックス型液晶
表示装置の動作をのべると、次のように動作する。ゲー
トII (Yjは、アドレス信号により順次走査駆動さ
れ、Tfをフレーム走査周期とすると、TPT20は行
毎に(Tf /n)期間ずつ順次導通状態にされる。−
方、このゲート線(Yj)の走査と同期して、データ線
(Xi )には例えばm並列の画素信号が供給される。
これにより、信号電圧は行毎に順次表示画素ミル21に
導かれ、透明対向電極22との間に挟持された液晶23
が励起されて画像表示がなされる。
上記TFTアレイによると、第1の基板24上にプラズ
マリンケイ酸ガラス25及びプラズマ酸化膜26を順に
8i層して形成し、これらを第1の基板24と半導体層
29との間に介在させるこことにより、その第1の基板
24からのナトリウムイオンをプラズマリンケイ酸ガラ
ス25で確実にトラップ(捕獲)し、しかも、水分をプ
ラズマ酸化126で効率的に吸収するようにしたので、
第1の基板24に含有するナトリウムイオンの量が多く
とも高性能なTPT特性を得ることが可能となる。しか
して、第1の基板24はその材質としてナトリウムイオ
ンの含有量にだねることなく選定可能となり、各種材質
のものを用いても同様に高性能なTPT特性を有する液
晶表示装置の製造が可能となる。
また、この発明は上記実施例では、半導体層29上に低
抵抗半導体膜30を形成するように構成した場合で説明
したが、これに限ることなく、半導体層2つ上に低抵抗
半導体膜30を形成しないものにおいても適用可能であ
る。更に、絶縁層28自体がプラズマ酸ガラスとプラズ
マ酸化膜を順に積層させたものである場合にも、同様の
効果が期待できることはいうまでもない。
[発明の効果] 以上詳述したように、この発明によれば、簡易な構成で
、しかも、ナトリウムイオンの含有量にこだわることな
く、安価にTPT特性の高性能化を実現し得るようにし
たTFTアレイを提供することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例を用いたアクティブマトリ
ックス型液晶表示装置の製造方法を説明するために示し
た断面図、第2図はこの発明に係る等価回路の一例を示
す図、第3図は第2図の適用されるTFTアレイを示す
平面図、第4図は従来のアクティブマトリックス型液晶
表示装置を示す断面図である。 20・・・TFT、21・・・表示画素置((,22・
・・透明対向電極、23・・・液晶、24・・・第1の
基板、25・・・プラズマリンケイ膜ガラス、26・・
・プラズマ酸化膜、27・・・ゲート電極、28・・・
絶縁層、29・・・半導体層、30・・・低抵抗半導体
膜、31・・・ドレイン電極、32・・・ソース電極、
33・・・無機保護膜、34.36・・・有償保護膜、
35・・・光遮蔽電極、37.38・・・液晶配向膜、
39・・・第2の基板出願人代理人 弁理士 鈴江武彦 第1図 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. 絶縁基板上に設けられたゲート電極に対応してドレイン
    及びソース電極間に半導体層を有する薄膜トランジスタ
    がマトリックス状に配列形成された薄膜トランジスタア
    レイにおいて、前記絶縁基板と前記半導体層の間に前記
    絶縁基板側から順にプラズマリンケイ酸ガラスとプラズ
    マ酸化膜を介在させてあることを特徴とする薄膜トラン
    ジスタアレイ。
JP61150859A 1986-06-27 1986-06-27 薄膜トランジスタアレイ Pending JPS637666A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61150859A JPS637666A (ja) 1986-06-27 1986-06-27 薄膜トランジスタアレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61150859A JPS637666A (ja) 1986-06-27 1986-06-27 薄膜トランジスタアレイ

Publications (1)

Publication Number Publication Date
JPS637666A true JPS637666A (ja) 1988-01-13

Family

ID=15505935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61150859A Pending JPS637666A (ja) 1986-06-27 1986-06-27 薄膜トランジスタアレイ

Country Status (1)

Country Link
JP (1) JPS637666A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649202B2 (en) 2004-06-25 2010-01-19 Samsung Mobile Display Co., Ltd. Transistor, method of fabricating the same, and light emitting display comprising the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649202B2 (en) 2004-06-25 2010-01-19 Samsung Mobile Display Co., Ltd. Transistor, method of fabricating the same, and light emitting display comprising the same

Similar Documents

Publication Publication Date Title
JP6882405B2 (ja) 半導体装置
US7605784B2 (en) Flat panel display
TWI550806B (zh) 顯示裝置
JP5351498B2 (ja) 液晶表示装置、及びその駆動方法
CN104900676B (zh) 阵列基板及其制造方法、显示装置
US20070215945A1 (en) Light control device and display
JP2003108032A (ja) アクティブマトリクス型表示装置
JPS6045219A (ja) アクテイブマトリクス型表示装置
JP2001051303A (ja) 液晶表示装置及びその製造方法
US8436372B2 (en) Display device
TW201925863A (zh) 顯示裝置和用於製造顯示裝置的方法
JP2005077822A (ja) トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
CN103728799A (zh) 具有最小边框的液晶显示装置
CN101090125A (zh) 有源矩阵显示装置
JPH11112002A (ja) 半導体装置およびその製造方法
JP2000323715A (ja) 表示用薄膜半導体素子及び表示装置
JP3633250B2 (ja) 液晶装置、及びその製造方法
JPH09127556A (ja) 表示装置及びその駆動方法
JPH11271807A (ja) アクティブマトリックス基板及び液晶表示装置
JPS637666A (ja) 薄膜トランジスタアレイ
JP2003223119A (ja) 表示装置およびその製造方法
JP4954365B2 (ja) 半導体装置の作製方法
KR102081604B1 (ko) 액정표시장치
JP2000206565A (ja) 表示装置用半導体素子及びこれを用いた液晶表示装置
JPS6236687A (ja) 表示装置