JPS6376432A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS6376432A
JPS6376432A JP21947686A JP21947686A JPS6376432A JP S6376432 A JPS6376432 A JP S6376432A JP 21947686 A JP21947686 A JP 21947686A JP 21947686 A JP21947686 A JP 21947686A JP S6376432 A JPS6376432 A JP S6376432A
Authority
JP
Japan
Prior art keywords
etching
gas
film
stage
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21947686A
Other languages
English (en)
Other versions
JPH0666294B2 (ja
Inventor
Yutaka Kakehi
掛樋 豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21947686A priority Critical patent/JPH0666294B2/ja
Publication of JPS6376432A publication Critical patent/JPS6376432A/ja
Publication of JPH0666294B2 publication Critical patent/JPH0666294B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はドライエツチング方法に係り、特暑こ絶縁膜の
エツチング−ζ好適なドライエツチング方法に関するも
のである。
〔従来の技術〕
LSIの超微細化が進む憂ζっれて、膜厚が薄くなると
とも化、エツチング形状のアスペクト比(縦横比)が大
きくなり深溝形状蚤ζなってきており、これに伴うて下
地との選択比をより大きくするように要求され始めた。
従来、絶縁膜、例えば5i02.PSGおよび5isN
4等のエツチングには、エツチングガスとしてCaFs
のよう1ζC成分を多く含んだCF系ガスや、CHF5
のようKHを含んだCF系ガスを用いて、エツチング中
傷cCF系のデボジシlンを生じさせて、下地のSiの
エツチングを抑制させたり、HとFラジカルの反応促進
化よりSi  をエツチングする活性種を減少させたり
して、下地のSiとの選択比を大き(していた。
なお、この種の方法として関連するものに9、ピータル
著、”Singおよび5ixN4のドライエツチング、
セシコンダクタ インターナシ薦ナル。
(1986年5月)、第98頁から第163頁(Pet
erH,Singer; Dry Etching o
f  Stow and 5lsNa 。
SEMICONDUCTORINTERNATIONA
L、(MAY−1986)、PP98−163が挙げら
れる。
〔発明が解決しようとする問題点〕
上記従来技術は処理室内のクリーン化の点について配慮
がされておらず、C成分を多く含むCF系ガスを用いた
場合は、CF系のデポジションが生じて下地のSiのエ
ツチングを抑制するが、これとともに、電極周辺化もデ
ポジションが生じて、エツチング回数を重ねるとともに
成長して塵埃の原因となったり、放電状態を変化させた
りするという問題があった。
また、Hを含むCF系ガスを用いた場合は、デポジショ
ンIこよる選択性の向上とともIζ、HとFラジカルの
反応促進基とよってSiをエツチングする活性種を減少
させて選択性を向上させているが、デポジションについ
ては前記と同様の問題があり、さらに、Hイオンによる
衝撃がSt裏表面結晶欠陥等を引き起こし、素子のダメ
ージを大きくするという問題があった。
本発明の目的は、処理室内のクリーン化が図れ、かつ低
ダメージで絶縁膜と下地Stとの選択性に優れたドライ
エツチング方法を提供すうことにある。
〔問題点を解決するための手段〕
上記目的は、エツチングガスを導入し所定圧力に減圧排
気した処理室内にガスプラズマを生じさせて、Si基板
上の絶縁膜をエツチングするドライエツチング方法にお
いて、前記エツチングガス書とCF系ガスとH2ガスと
の混合ガスを用いてエツチングする第1ステップと、前
記エツチングガスにC成分の多いCF系ガスを用いてエ
ツチングガスする第2ステップとに分けて行なうことに
より、達成される。
〔作用〕
第1ステップのCF系ガスとH2ガスとの混合ガスを用
いたエツチングで、混合ガス中のH2の働きにより、前
回のエツチングの第2ステップによって電極周辺に付着
したデポジション膜を反応除却しながら、CF系のガス
により目的とする絶縁膜のエツチングを促進し、下地の
Siが現われる前までを行ない、オーバーエツチングを
含めたそれ以後を第2ステップのC成分の多いCF系ガ
スにより、CF系のデポジション膜を生じさせて下地S
iとの選択性を上げるととも1こ、ダメージの少ないエ
ツチングを行なう。
〔実施例〕
以下、本発明の一実施例を第1図から第4図暴こより説
明する。
第1図は本発明のドライエツチング方法を実施するため
のエツチング装置の一例を示す。処理室であるチャンバ
l内には、下部電極2と上部電極8とが対向して設けら
れ、チャンバl底部には図示しない排気装置につながる
排気口6が設けられ、チャンバ側部には発光分光計10
が取り付けである。
下部電極2は絶縁材4畳介してチャンバlに取り付けら
れ、高周波74源5が接続しである。3は下部電極2内
に設けられた冷却水路で、7は下部電極2上に載置され
るウェハである。
上部電極8は絶縁材9を介してチャンバ1に取り付けら
れ、アース電位に?iI地しである。上部電!f+8内
にはガス導入路が設けられ、バルブ1111ないし11
 Cと流量制御器12aないし12Cとを介してガス源
13aないし13Cがそれぞれつなげられている。この
場合、ガス源13aにはCzF・を、ガス源13bIζ
はH2を、ガス源13CにはC3FIを用いている。
また、発光分光計10からの出力は図示しない制御装置
1ζ送られ、バルブ11 BないしIICおよ−び流量
制御弁12aないし12Cはそれぞれ制御装置1こよっ
て開閉制御される。
上記構成のエツチング装置薯ζよるドライエツチング方
法について説明する。
チャンバ1内は、排気口6から真空排気されるととも6
ζ、ガス源13aないし13Cのいずれかからエツチン
グガスが供給され、下部電極2と上部電極8との間に高
周波電力が印加されてガスプラズマが発生する。このガ
スプラズマにより、下部電極2上に載置されたウェハ7
がエツチング処理され、エツチング中の発光を発光分光
計10で採光して光強度を電圧値に変換して制御装置に
入力し、工、チング状態を調べてエツチング装置の制御
を行なう。
このとき、第2図(a)に示すよう1ζ、ウェハ7はS
i基板14上1ζ絶縁膜、この場合は5iOz膜15が
成膜され、さらに上面にはホトレジスト16が膜付けさ
れたものとなっている。これを第1段階エツチング17
では、第2図(b)+ζ示すよう1ζSiO□膜15が
ほぼエツチング完了するまで行ない、次匿、第2段階エ
ツチング18では、第2図(C)に示すようKSiOz
Si基板14エツチングするオーバーエツチングの2段
階に分けてエツチング作業を行う。
エツチング作業1ζ当うては、表1化示すようδこ第1
および第2段階ごとにエツチングガスの種類を変えて行
ない、第1段階エツチング膠ζは、デポジシ■ンの少な
いCF系ガス、例えばC,F、とH。
とを混合して用い、第2段階エツチングには、C成分の
多いCF系ガス、例えばC,F・を用いて行なう。
この第1詔よび第2段階エツチングのエツチングガスの
切り換えは、第2図(b)に示す第1段階エツチングの
完了するまでの時間をあらかじめ実測しておき、その所
要時間を制御装置薯ζ入力して、エツチング開始から所
定の時間が経過したら、第1図化示すパルプ−11Cを
開け、バルブllaおよびllbを閉じる制御を制御装
置番こより行なわせる。
なお、このときの圧力状件は同じで良い。
その後の第2段階エツチングは、発光分光計lOを用い
たエツチング終点検出を行なって、エツチング処理を終
了制御させる。
この際、第1段階エツチングにおいては、CxF*のガ
スプラズマによりSiO2膜15を高速でエツチングす
ると同時に、第3図で示すように、前回のエツチング処
理時の第2段階エツチングで生じた電極周辺へのCF系
のデポジシ曹ンを、H2のガスプラズマ中のラジカル反
応によって効果的にクリーニングする。この第1段階エ
ツチング薯ζおけるホトレジスト16と5ift膜15
との選択比については、H2の影響は少なく、従来のプ
ロセス同様高い値が得られる。また、第2段階エツチン
グにおいては。
C成分の炙いC5Faガスを使用しているので、下地の
Si基板14と5in2膜15との高い選択比が得られ
、従来のCHF、ガスのようK)Iを含んでいないので
、素子にダメージを与えることがない。
また、第1段階エツチングにおいて、H2ガス流量QH
2のトータル流ji (Qt =QCIF@+QH! 
 )に対する割合(ここでs QC2F−はCzF@ 
ガスの流量である。)を大きくすると、第4図に示すよ
う1こ、5ic)x膜のエツチング速度が低下する。こ
の傾向はH2ガス流量の割合がトータル流量の50%以
上になると急激になる。このことから、 Htガスの割
合を父%以下にするのが望ましい。また、H2ガスの割
合の下限は、電極周辺のデポジン1ンのエツチング特性
から決定でき、第4図に示すように出ガスの割合が10
%以下では急激にエツチング速度が低下する。このこと
から、 H2ガスの下限の割合は10%以上にするのが
望ましい。
以上本−実施例1ζよれば、エツチングを2段階に分け
、第1段階のエツチングをH2とCF系ガスとの混合ガ
スとし、第2段階のエツチングをC成分の多いCF系ガ
スとして、SiO!膜をエツチングすることにより、前
回のエツチングで電極周辺Iζ付着したデボジシ謬ンを
第1段階のエツチングで除去しなからSt 02膜のエ
ツチングができ、第2段階のエツチングでダメージがな
く St基板との選択比が高い5if2膜のエツチング
が行なえる。
なお、本実施例ではCm Fs 、 Cs Fsおよび
H,ガスを同じノズルから供給しているが、C2F6や
C3Flのような酸化膜のエツチングガスをウェハ近傍
の下部電極の周辺から供給し、出ガスのみを上部電極か
ら流すように分けて供給しても良い。この場合1ζは、
第2段階のエツチング時に生じるデポジシ■ンの割合の
大きい上部部電極周辺を有効にクリーニングできる。ま
た、エツチングガスをウェハ下面から供給すれば、ウェ
ハと電極との間の熱抵抗が小さくなり冷却効泉が上がる
また、第1段階のエツチングに用いるH2との混合ガス
のCF系ガスとして、CmFsの細化CF4も使用可能
である。また、第2段階のエツチングに用いるC成分の
多いCF系ガスとして、 C5Faの能書ζC4F−も
使用可能である。
また、第1段階から第2段階のエツチング化切り換える
制御として、時間向暑ζ制御する方法の地番ζ、発光分
光計を用いて、エツチング中の安定状態から変化しはじ
めた最初を検出して制御するよう化しても良い。
また、本−実施間では、絶縁膜としてSiO□膜を例1
ζして述べたが、この他−ζPSGおよび5isNa′
  等の絶縁膜も同様に効果をあげることができる。
さら−ζ、本−実施例では、カソードカップリング方式
のエツチング装置を例に取り上げたが、アートカップリ
ング方式のエツチング装置や、磁場を利用したマグネト
ロンエツチング装置およびU波プラズマエツチング装置
等ξζも適用てきる。
〔発明の効果〕
本発明1ζよれば、処理室内のクリーン化が図れ、かつ
低ダメージで絶縁膜と下地Stとの選択性暑ζ優れたエ
ツチングを行なうことができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例であるドライエツチング方法
を示すためのエツチング装置の縦断面図、第2図は本発
明のドライエツチング方法を用いてエツチングしたとき
のウェハの断面詳細図、第3図は本発明のドライエツチ
ング方法の工程を示すフローチャート図、第4図は本発
明のドライエツチング方法の第1段階のエツチングに用
いられる混合ガスとエツチング速度との関係を示す図で
ある。 l・・・・・・チャンバ、2・・・−・・下部電極、5
・・・・・・高周波電源、6・・・・・・排気口、7・
・・・・・ウェハ、8・・・・・・上部電極、11aな
いしIIC・・・・・・バルブ、12aないし12C・
・・・・°流量制御器、13aないし13C・・・・・
・ガス源、14・・・・・・Si基板、15・・・・・
・5iOa膜、16・・・・・・ホトレジスト、17・
・・・・・第1段階エツチング、18°・・°・・第2
段階才3121 才4凶 H2の引上し Q”Aオ

Claims (1)

    【特許請求の範囲】
  1. 1、エッチングガスを導入し所定圧力に減圧排気した処
    理室内にガスプラズマを生じさせて、Si基板上の絶縁
    膜をエッチングするドライエッチング方法において、前
    記エッチングガスにCF系ガスとH_2ガスとの混合ガ
    スを用いてエッチングする第1ステップと、前記エッチ
    ングガスにC成分の多いCF系ガスを用いてエッチング
    する第2ステップとに分けて行なうことを特徴とするド
    ライエッチング方法。
JP21947686A 1986-09-19 1986-09-19 ドライエツチング方法 Expired - Lifetime JPH0666294B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21947686A JPH0666294B2 (ja) 1986-09-19 1986-09-19 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21947686A JPH0666294B2 (ja) 1986-09-19 1986-09-19 ドライエツチング方法

Publications (2)

Publication Number Publication Date
JPS6376432A true JPS6376432A (ja) 1988-04-06
JPH0666294B2 JPH0666294B2 (ja) 1994-08-24

Family

ID=16736033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21947686A Expired - Lifetime JPH0666294B2 (ja) 1986-09-19 1986-09-19 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPH0666294B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0250985A (ja) * 1988-08-11 1990-02-20 Semiconductor Energy Lab Co Ltd 炭素または炭素を主成分とする被膜を形成する装置のクリーニング方法
US6417013B1 (en) 1999-01-29 2002-07-09 Plasma-Therm, Inc. Morphed processing of semiconductor devices
JP2002246369A (ja) * 2001-02-15 2002-08-30 Sharp Corp 薄膜ドライエッチング方法
JP2008109071A (ja) * 2006-09-25 2008-05-08 Toshiba Corp 半導体装置の製造方法、半導体製造装置及び半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0250985A (ja) * 1988-08-11 1990-02-20 Semiconductor Energy Lab Co Ltd 炭素または炭素を主成分とする被膜を形成する装置のクリーニング方法
US6417013B1 (en) 1999-01-29 2002-07-09 Plasma-Therm, Inc. Morphed processing of semiconductor devices
JP2002246369A (ja) * 2001-02-15 2002-08-30 Sharp Corp 薄膜ドライエッチング方法
JP2008109071A (ja) * 2006-09-25 2008-05-08 Toshiba Corp 半導体装置の製造方法、半導体製造装置及び半導体装置

Also Published As

Publication number Publication date
JPH0666294B2 (ja) 1994-08-24

Similar Documents

Publication Publication Date Title
US10629473B2 (en) Footing removal for nitride spacer
US10354889B2 (en) Non-halogen etching of silicon-containing materials
TW201826386A (zh) 用於高深寬比結構之移除方法
KR100590370B1 (ko) 플라즈마 에칭 방법
JPH09181055A (ja) 半導体ウエハの上面及び側壁からのポリマー除去
TWI226086B (en) Two stage etching of silicon nitride to form a nitride spacer
US8263496B1 (en) Etching method for preparing a stepped structure
JPH08264734A (ja) 強誘電性キャパシタの製造方法
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
JPH05102107A (ja) 半導体装置の製造方法
TWI389865B (zh) 用於電漿處理系統之刻痕停止脈波程序
KR102435643B1 (ko) 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층
KR100932763B1 (ko) 시료의 플라즈마 에칭방법
JPS6376432A (ja) ドライエツチング方法
JPH07335570A (ja) プラズマ処理における基板温度制御方法
JPH08124902A (ja) プラズマ処理装置
JPH05267226A (ja) ドライエッチング装置およびドライエッチング方法
CN102779741A (zh) 一种栅极刻蚀方法
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
WO2005071722A1 (en) Selective etch of films with high dielectric constant
JPH06236864A (ja) エッチング処理方法及びエッチングの後処理方法並びにエッチング設備
US5110410A (en) Zinc sulfide planarization
JPH05251399A (ja) 枚葉式エッチャーによるシリコン窒化膜のエッチング方法
JP7232135B2 (ja) ドライエッチング方法及びデバイスの製造方法
JPH06204192A (ja) シリコン窒化膜のエッチング方法