JPS637640A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS637640A
JPS637640A JP14981886A JP14981886A JPS637640A JP S637640 A JPS637640 A JP S637640A JP 14981886 A JP14981886 A JP 14981886A JP 14981886 A JP14981886 A JP 14981886A JP S637640 A JPS637640 A JP S637640A
Authority
JP
Japan
Prior art keywords
bump
lead
solder
bonding
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14981886A
Other languages
English (en)
Other versions
JPH0453096B2 (ja
Inventor
Hirokazu Ezawa
江沢 弘和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14981886A priority Critical patent/JPS637640A/ja
Publication of JPS637640A publication Critical patent/JPS637640A/ja
Publication of JPH0453096B2 publication Critical patent/JPH0453096B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的〕 (産業上の利用分野) この発明は、rc、Ls[等の半導体装置の製造方法に
関し、特にバンプ(金ぶ突起電極)形成工程とバンプと
電極引出しリードとの接合工程とを改良した半導体装置
の製造方法に関するちのである。
(従来の技術) 従来の半導体装置のバンプ形成工程とバンプとリードと
の接合工程とについて第2図を参照して以下に説明する
。 第2図(a )において、拡散済みの3i基板1上
にSi○2膜2が形成され、その上に配、tfAパター
ンと接続しているAl11パラド3が形成されている。
 AI’ff1iパッド3の上の部分を開孔した保護用
の5i3NalQ4が半導体素子上の全面に被覆されて
いる。 まずこの基板の全面に真空蒸着法により100
0〜2000X厚のTi層を形成し、その上に連続して
1000〜2000人のPd層を蒸着し、Ti /Pd
の2唐金a膜5を形成する。 次に同図(b )におい
て、液状ホトレジスト6をスピンナー塗布(約1.2μ
IIl厚)し、電極パッド3の上部にのみ、所望の大き
ざのバンプ径をバターニング開孔する。 同図(C)に
おいて、このホトレジスト6をメッキマスクとし、前記
Ti /Pd tt濡111J5を電解メッキの一方の
電1i (この場合には陰極)として、電極パッド上部
にのみ選択的にAu 7を析出させる。 次に同図(d
 )において、ホトレジストの除去を行い、析出させた
Au 7をマスクにして、電極パッド上部以外のT1/
Pd金属膜5を硝酸、塩酸、酢酸の混酸でエツチング除
去する。 このようにしてA1電極バッド3上部に、A
LI−AI相互拡散抑制層(バリヤ層とも呼ばれる)の
Ti /Pd ftn膜5を介してAuバンプ7を形成
する。 また必要な場合には金属各層の接触抵抗の低減
を目的とする約380℃のN2雰囲気中の熱処理を行う
次にリード8との接合はボンディングツール9により、
ツール温度的350℃、素子加熱約270℃、ツール加
圧約50 Q/バンプ程度の条件で、Cuリード表面に
約0.4μm厚でメッキされている3nとAuバンプと
の共晶析出形式による接合を行う。
上述した方法によれば、バンプとリードの接合に際して
、ボンディングツールのバンプに対する十分な平行度を
得ることが難しく、また同一素子内でのバンプ高ざの不
均一がある場合には、接合部の接合強度にバラツキが生
じる結果となる。 またボンディング時のツール加熱温
度の影響でリードを支持するポリイミドなどの樹脂の変
形等に起因してバンプとリードの位置合せ精度が低下し
、またボンディング時のバンプとリードの変形により、
ボンディング前の位置合せがボンディング後に十分再現
されないことも接合部の信頼性を低下させる問題となっ
ている。
(発明が解決しようとする問題点) 前述のようにリードとバンプの接合において、一つの素
子内の複数のバンプとこの各々に接合する複数のリード
とを、ボンディングツールの1つの加圧面で同時に熱圧
接する場合、リードとバンプの接触面及び接触面に作用
するツールの加圧力等の熱接合条件をすべてのリードと
バンプの組合わせについて等しくすることは現状の技術
では非常に困難である。 ボンディングツールのバンプ
に対する平行度が十分でないとき、あるいはバンプの高
さが不均一のときには熱接合条件に大きなバラツキを生
ずる。 又ツールの加熱温度等の影響でリードを支持す
る樹脂膜が変形することがあり、バンプとリードとの位
置合せ精度を下げる。
これらは、リードとバンプの接合強度のバラツキ原因と
なり、時には接合不良を生じ歩留りを低下させると共に
、半導体素子の信頼性を損う結果となる。
本発明の目的は、前記のようにフィルムキャリヤ上のリ
ードのバンプへの接合面がバンプに対して十分な平行度
が得られない等の原因があっても、リードの接合強度の
バラツキを抑えて、十分な接合強度を有し、歩留りの改
善と信頼性の向上が1!1られる半導体v4itの製造
方法を提供することである。
[発明の構成] (問題点を解決するための手段) 本発明は、半導体素子の外部への信号引出しを、バンプ
とリードとの接合によって行う半導体装置の製造方法に
おいて、 <a >電極パッド上に多層金属膜(バリヤメタル層)
を形成する工程と、(b)バンプ形成予定領域となる開
孔部を有する感光性絶縁樹脂膜(メッキ用マスク)を被
着する工程と、(C)多層金属膜を一方の電極とする電
解メッキ法により、前記開孔部にバンプの一部分く下部
層)となる金属突起を析出する工程と、(d )萌記金
成突起上にバンプの他の一部分(上部層)となるはんだ
を堆積する工程と、(Q )このはんだ堆積部内に、前
記リードの接合部分(例えば先端部分)が埋没(す−ド
の接合部のすべての而がはんだに取り囲まれること)す
るように、バンプとリードとを接合する工程とを含むこ
とを特徴とする半導体装置の製造方法である。
(作用) 本発明の方法では、バンプ下部層が低融点(例えば15
0〜300℃)のはんだから形成されている。
リードとバンプの接合に際し、ボンディングツール温度
、ツール加圧、接合時間等の接合条件を適当に選ぶと、
はんだは低温度でリードに濡れ、リード側面からはい上
がり、リードを取り込む。
即ちリードは、はんだ堆積部内に埋没し、バンプ上部は
球状化する。 このためリード先端の平行度やバンプと
の位置合せが多少ずれていても、セルファライン的にリ
ードの位置の自己修正が行われ、同一素子内ではリード
とバンプの接合面積がほぼ等しくなり接合強度のバラツ
キを大幅に減少すると共に接合強度をより強くすること
が可能である。
(実施例) 以下本発明の実施例を図面を参照して説明する。
第1図は本発明の一実施例を工程順に示すものである。
まず第1図(a )のように半導体素子が形成された半
導体基板11には、絶縁用Sio2膜12、Al−8’
i配線パターン(図示なし)に連続する電極パッド13
及び開孔を設けて電極パッド13を露出させたパッシベ
ーション用5i3Na膜14が順次積層されている。 
この半導体基板全面に、真空蒸着法の場合的5x 10
= T orr程度の真空中で又スパッタリング法の場
合にはAr圧4×10−T orrで、基板温度150
〜200℃で、約2000!厚のTi層と約2000X
厚のPd層とを連続してMi積しl /Pdの2層金属
膜15を形成する。 堆積速度はT i 10〜20X
 / Sec 、 P b O05〜2人/ sec程
度である。
次に第1図(b)に示すように感光性絶縁樹脂pa16
を基板全面に塗布し、リソグラフィ工程を経て、電極パ
ッド上のバンプを形成する予定領域のみ開孔する。
次に第1図(C)に示すように、前記のTi/pbの2
層金属膜15を電解メッキの陰極とし、開孔済みの絶縁
樹脂膜をメッキマスクとして電極パッド上部の開孔部に
Allを電解析出させる。
この析出されたAUの突起17はバンプの下部層となる
もので、ALI突起17の高さは絶縁樹脂膜の約1/2
の高さでメッキ成長を止める。
第1図(d )に示すように、引続き電解メッキ法によ
り、ALI突起17上にバンプの上部層となるPb−8
n系のはんだ20をメッキ堆積する。
はんだは図示のようにきのこ状となるように絶縁樹脂膜
厚程度メッキ成長させる。
次に第1図(C)に示すように、有線溶剤で絶縁(コ1
脂模16を剥離除去し、更にEDTA (エチレンジア
ミン四酢酸)、NH,Of(、H2O2、H20混液に
よりバンプをマスクとして下地金属層をエツチング除去
し、AL+突起17及びはんだ堆積部20からなるバン
プ21を形成する。
このようにして形成されたバンプ21にリード18をボ
ンディングツール19により接合する場合、ツール温度
200℃、ツール加圧10〜20g/リード、接合時間
0.5〜1秒程度の条件で接合を行う。 この際バンプ
上部のはんだはリードに濡れて、リード側面にはい上が
りリードを取り込むと同時に第1図(「)に示すように
はんだは球状化し、リードの接合部分ははんだ堆積部内
に埋没して接合される。 リードとバンプが多少ずれて
いても、セルファライン的に位置合せが行われる。
第3図は、従来及び本発明のそれぞれの製造方法により
得られた半導体装置のリードの引張り防衛強度の測定結
果の一例を比較対照した図であり、・印実線は本発明の
、O中破線は従来のそれぞれの引張り破断強l!3(a
/bump)とバンプ面積(μm 2 )との関係及び
バラツキを示すものである。
同図より明らかなように本発明の製造方法によるものは
従来に比し接合強度も強く、同一バンプ面積ではそのバ
ラツキも小ざい。     ゛本発明の方法において、
バンプの下部層を構成する金属突起の高さを絶縁樹脂摸
主面より低くすると、金屈突起上に支持されたきのこ形
状のはんだは、リードとの接合に際しリフローし、リー
ドを取込んで球状化し、バンプに対するリード位置の自
己修正作用等の効果がより確実に19られる。
又はんだは低融点のロー材で、pb 、 3n 、 3
b 。
Bi、In、Zn、Aq、Cdのうチカら選択された2
元合金が主として使用されるが、所望により他の元素を
更に添加したものであってもよい。
本発明の方法によれば、バンプ体積の約2/3をはんだ
にすることにより、従来の金の場合に比しコストの低減
が可能となる。 又接合時のツール温度が低く設定でき
るためにツール自身の熱膨張を抑えることができ、又ツ
ール自身の寿命を長く保てる利点もある。
又リードがその先端をエツチング加工して突起を作る方
法で得られたバンプ付リードの場合であっても、本発明
を適用できる。 即ち電極パッド上部に本発明によるバ
ンプ形成を行った侵に、前記リードとの接合を行うこと
によって接合強度の向上、接合部の高信頼化が計れる。
C発明の効果1 以上詳述したように、本発明の半導体装置の製造方法で
は、金属突起で支持されたバンプ上部層を低融点のはん
だで形成し、リードとの接合時の加熱によって溶融、球
状化させると同時にリードを取込み接合を行う。 これ
により、フィルムキャリヤ上のリードのバンプへの接合
部がバンプに対して十分な平行度が得られない等の原因
があっても、セルファライン的に位置合わせが行われて
リードとバンプの接合面積がほぼ等しくなるため、リー
ドの接合強度のバラツキは抑えられ、十分な接合強度を
有し、歩沼りの改善と大幅な信頼性の向上が得られる。
 又従来バンプ材料として金が使用されていたが、本発
明ではその約70%をはんだに代えるのでコストの低減
が可能となる。
【図面の簡単な説明】
第1図は本発明の半導体装置の製造工程を示す断面図、
第2図は従来の半導体装置の製造工程を示す断面図、第
3図は本発明及び従来のそれぞれの製造方法により得ら
れた半導体装置のリードの破断強度の測定例を示す図で
ある。 1.11・・・半導体基板、 3,13・・・電極パッ
ド、 5,15・・・多層金属膜(Ti /Pb 2層
金属膜)、 6,16・・・感光性絶縁樹脂膜(メッキ
マスク)、 17・・・金属突起(Au突起)、 8゜
18・・・電極引出しリード、 2o・・・はんだ堆積
部、21・・・バンプ。 第1図(1) 第1図 (2) 第2図

Claims (1)

  1. 【特許請求の範囲】 1 半導体素子の信号入出用電極としてバンプと称する
    金属突起電極を電極パッド上に形成し、このバンプに電
    極引き出しリードを接合する半導体装置の製造方法にお
    いて、電極パッド上に多層金属膜を形成する工程と、こ
    の多層金属膜上に、バンプを形成する予定領域に開孔を
    有する感光性絶縁樹脂膜を被着する工程と、電解メッキ
    法により前記開孔部にバンプの一部分となる金属突起を
    析出する工程と、電解メッキ法により前記金属突起上に
    バンプの他の一部分となるはんだを堆積する工程と、こ
    のはんだ堆積部内に前記リードの接合部分が埋没するよ
    うに、バンプとリードとを接合する工程とを含むことを
    特徴とする半導体装置の製造方法。 2 はんだが、Pb、Sn、Sb、Bi、In、Zn、
    Ag、Cdのうち少なくとも2元素よりなる多元合金で
    ある特許請求の範囲第1項記載の半導体装置の製造方法
    。 3 感光性絶縁樹脂膜の開孔部に析出する金属突起の高
    さが、前記樹脂膜主面より突出しない高さである特許請
    求の範囲第1項記載の半導体装置の製造方法。
JP14981886A 1986-06-27 1986-06-27 半導体装置の製造方法 Granted JPS637640A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14981886A JPS637640A (ja) 1986-06-27 1986-06-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14981886A JPS637640A (ja) 1986-06-27 1986-06-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS637640A true JPS637640A (ja) 1988-01-13
JPH0453096B2 JPH0453096B2 (ja) 1992-08-25

Family

ID=15483371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14981886A Granted JPS637640A (ja) 1986-06-27 1986-06-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS637640A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02118931U (ja) * 1989-03-13 1990-09-25

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5231670A (en) * 1975-07-29 1977-03-10 Matsushita Electronics Corp Assembling method of semiconductor integrated circuit element
JPS56114358A (en) * 1980-02-15 1981-09-08 Hitachi Ltd Semiconductor device and manufacture
JPS614436U (ja) * 1984-06-15 1986-01-11 日本電気株式会社 半導体装置用パツケ−ジ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5655487A (en) * 1979-10-15 1981-05-16 Mitsubishi Heavy Ind Ltd Reclamation of waste material

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5231670A (en) * 1975-07-29 1977-03-10 Matsushita Electronics Corp Assembling method of semiconductor integrated circuit element
JPS56114358A (en) * 1980-02-15 1981-09-08 Hitachi Ltd Semiconductor device and manufacture
JPS614436U (ja) * 1984-06-15 1986-01-11 日本電気株式会社 半導体装置用パツケ−ジ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02118931U (ja) * 1989-03-13 1990-09-25

Also Published As

Publication number Publication date
JPH0453096B2 (ja) 1992-08-25

Similar Documents

Publication Publication Date Title
US5480835A (en) Electrical interconnect and method for forming the same
US6153940A (en) Core metal soldering knob flip-chip technology
US7098126B2 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
US5059553A (en) Metal bump for a thermal compression bond and method for making same
US4922322A (en) Bump structure for reflow bonding of IC devices
US5208186A (en) Process for reflow bonding of bumps in IC devices
US20100071944A1 (en) Chip capacitor embedded pwb
JP3868766B2 (ja) 半導体装置
JP3015436B2 (ja) 半導体装置およびその接続方法
JPS6221268B2 (ja)
US20070273025A1 (en) Device Comprising Circuit Elements Connected By Bonding Bump Structure
JPH1197471A (ja) 半導体デバイスおよびその実装構造体並びにその製造方法
US5053851A (en) Metal bump for a thermal compression bond and method for making same
JPS637640A (ja) 半導体装置の製造方法
WO2001056081A1 (en) Flip-chip bonding arrangement
EP1322146A1 (en) Method of electroplating solder bumps on an organic circuit board
EP0540519B1 (en) Method for making a thermal compression bond
JP3173109B2 (ja) 半導体素子及びその製造方法
EP0827190A2 (en) Bump structure and methods for forming this structure
JPH09148693A (ja) フリップチップ実装用基板及びその製造方法
JPS63168028A (ja) 微細接続構造
JP2549278Y2 (ja) 混成集積回路基板
JPS6260836B2 (ja)
KR100237619B1 (ko) 테이프 오토매티드 본딩방법 및 그 구조
JPH0878419A (ja) バンプ及びそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees