KR100237619B1 - 테이프 오토매티드 본딩방법 및 그 구조 - Google Patents
테이프 오토매티드 본딩방법 및 그 구조 Download PDFInfo
- Publication number
- KR100237619B1 KR100237619B1 KR1019910023254A KR910023254A KR100237619B1 KR 100237619 B1 KR100237619 B1 KR 100237619B1 KR 1019910023254 A KR1019910023254 A KR 1019910023254A KR 910023254 A KR910023254 A KR 910023254A KR 100237619 B1 KR100237619 B1 KR 100237619B1
- Authority
- KR
- South Korea
- Prior art keywords
- bump
- tape
- layer
- automated bonding
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 239000010931 gold Substances 0.000 claims abstract description 15
- 239000011651 chromium Substances 0.000 claims abstract description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052737 gold Inorganic materials 0.000 claims abstract description 9
- 229910000679 solder Inorganic materials 0.000 claims abstract description 9
- 238000007747 plating Methods 0.000 claims abstract description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims abstract 2
- 238000005476 soldering Methods 0.000 claims abstract 2
- 239000010949 copper Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000003064 anti-oxidating effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- GSJBKPNSLRKRNR-UHFFFAOYSA-N $l^{2}-stannanylidenetin Chemical compound [Sn].[Sn] GSJBKPNSLRKRNR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 테이프 오토매티드 본딩(TAB) 방법 및 그 구조에 관한 것으로 반도체칩과 탭테이프의 인너리드를 전기적으로 접속 연결하는 테이프 오토매티드 본딩방법에 있어서, 상기 탭테이프의 인너리드에 전도성의 범프를 형성하는 공정과, 그 범프가 접속되는 상기 칩의 본드패드에 다층구조의 금속층을 형성하는 공정과, 상기 범프가 구비된 탭테이프의 인너리드와 칩의 본드패드를 소정의 압력으로 가압 열압착하는 공정을 포함하여 전기적으로 접속 연결함을 특징으로 하고 있으며, 상기 탭테이프에 범프를 형성하는 공정은 인너리드에 금 또는 주석을 플래팅한 후 포토/에치방법으로 범프 형성부분을 디파인하고 그 주위에 크롬층을 형성하여 솔더를 디포지션한 다음 리플로워 솔더링 함으로써 범프를 형성한다. 이와 같이된 본 발명에 의하면 불량칩에 범핑함에 따른 로스(loss)를 줄일 수 있고 고신뢰성의 패키지를 실현할 수 있다.
Description
제1도 및 제2도는 종래의 탭테이프(TAB Tape)를 이용한 본딩방법을 설명하기 위한 도면으로서,
제1(a),(b),(c),(d)도는 반도체 칩의 본드패드 위에 범프를 형성하는 제조공정 흐름도.
제2(a),(b)도는 전사범프(Trans Ferred Bump)를 이용한 본딩방법을 보이는 본딩 공정도.
제3도 내지 제5도는 본 발명에 의한 솔더범프가 구비된 탭테이프를 이용한 테이프 오토매티드 본딩방법 및 그 구조를 설명하기 위한 도면으로서,
제3(a),(b),(c),(d),(e),(f),도는 탭테이프의 인너리드에 범프를 형성하는 공정흐름도.
제4(a),(b)도는 반도체 칩의 본드패드에 플래팅하는 공정도.
제5도는 본 발명에 의한 솔더범프가 구비된 탭테이프를 이용한 테이프 오토매티드 본딩 구조도.
* 도면의 주요부분에 대한 부호의 설명
31 : 탭테이프의 인너리드 32 : 금속피막
33 : 범프형성부분 34 : 크롬층
36 : 범프 41 : 반도체 칩
42 : 본드패드 44 : 금속층
45 : 크롬층(산화방지층) 46 : 구리층(큐션층)
47 : 골드층(접착층)
본 발명은 탭(TAB)테이프를 이용하여 반도체 칩과 외부연결리드를 전기적으로 접속 연결시키는 테이프 오트매티드 본딩(Tape Automated Bonding)방법 및 그 구조에 관한 것으로, 특히 탭테이프의 인너리드에 솔더범프(Solder Bump)를 형성하고, 반도체 칩(Chip)의 알루미늄패드(Al pad)위에 소정의 도금층(예컨대 Au/Cu/Cr)을 형성한 후, 소정의 압력으로 가압 열압착하는 공정을 통하여, 상기 반도체 칩과, 탭테이프를 본딩함으로써 제조원가절감 및 경박단소형 패키지에 접합하도록 한 테이프 오토매티드 본딩방법 및 그 구조에 관한 것이다.
통상, 반도체 패키지를 제작함에 있어서 다이어태치(Die attach)된 반도체 칩(chip)과 기판에 연결되는 외부 연결리드를 전기적으로 접속 연결시키는 본딩(bonding)공정에는 알루미늄(Al)이나 골드(Au)등과 같은 금속와이어를 이용하여 반도체 칩의 본드패드(bond pad)와 외부연결리드의 인너리드를 접속 연결하는 와이어본딩방법과, 탭테이프를 이용하여 반도체 칩의 본드패드에 탭테이프의 인너리드를 가압 열압착함으로써 접속 연결시키는 테이프 오토매티드 본딩방법이 알려지고 있는 바, 종래의 테이프 오토매티드 본딩방법을 좀더 상세히 살펴보면, 반도체 칩의 본드패드에 범프를 형성한 후 그 상측에 탭테이프의 인너리드를 이송시켜 소정의 압력으로 가압 열압착함으로써 반도체 칩과 탭테이프를 전기적으로 접속 연결시키도록 되어 있었다.
제1도는 종래의 테이프 오토매티드 본딩을 위해서 반도체 칩의 본드패드에 범프를 형성하는 공정도로서, 이에 도시한 바와 같이 종래에는 (a)와 같이 반도체 칩(1)의 본드패드(2)에 금속(Au/Pd/Ti)층(3)을 코팅하는 메탈 디포지션(Metal Deposition)공정과, 포토레지스트(Photo Resist)를 입힌 후 에칭(Etching)하여 (b)와 같이 범프형성 에어리어(Area)(4)를 디파인(define)하는 공정과, 상기 범프형성 에어리어(4)에 엘렉트로 플래팅(Electro Plating)함으로써 (c)와 같이 범프(5)를 형성하는 공정과, (d)와 같이 포토레지스트를 제거함과 아울러 여분의 금속층을 에칭하여 제거하는 공정의 순으로 범프(5)를 형성한 후, 그 상측에 탭테이프의 인너리드(도시되지 않음)를 이송시켜 소정의 압력으로 가압하여 전기적으로 접속 연결시킴으로써 테이프 오토매티드 본딩 공정을 수행하여 왔는 바, 이와 같은 본딩방법은 반도체 칩(1)에 범프(5)를 형성함에 있어서, 웨이퍼(Wafer)상태에서 범핑(bumping)을 해야 하므로 웨이퍼에 불량이 발생할 수 있는 것이었으며, 웨이퍼상의 전체 반도체 칩에 범핑을 하므로 불량칩도 범핑을 하게 되어 로우 일드 웨이퍼(Low yield wafer)의 경우 로스(loss)가 큰 결함이 있었다.
도면중 미설명 부호 6은 패시베이션층을 보인 것이다.
한편, 제2도는 종래의 전사 범프(Trans ferred Bump)를 이용한 테이프 오토매티드 본딩방법의 개략적인 공정도로서 이에 도시한 바와 같이 이와 같은 본딩방법은 먼저, 제2도의 (a)와 같이 글라스(Glass)등과 같은 범프 트랜스 기판(Bump Transfer Substrate)(11)에 복수개의 트랜스퍼 범프(12)를 형성한 후, 그 상측에 탭테이프의 인너리드(13)를 일치시켜 제1본딩 툴(14)로 1차 본딩을 하여 텝테이프의 인너리드(13)에 상기 범프(12)를 이동시킨다. 이와 같이 하여 범프(12)가 형성된 탭테이프의 인너리드(13)를 제2도의 (b)와 같이 반도체 칩(1')의 상측으로 이동시켜 제2 본딩툴(15)로 상기 인너리드(13)와 반도체 칩(1')의 본드패드(2')를 전기적으로 접속 연결시키도록 되어 있는 것인 바, 이러한 종래의 테이프 오토매티드 본딩방법은 상기한 바와 같이 2번의 본딩을 해야 되고, 범프(12)와 리드(13)의 접착력이 저하되어 패키지의 신뢰성에 문제가 있는 것이었다.
이를 감안하여 창안한 본 발명의 목적은 탭테이프의 인너리드에 솔더범프를 형성하고, 반도체 칩의 본드패드에 메탈마스크(Metal Mask)를 이용하여 접착층(Adhesion Layer), 디퓨전 베리어 층(diffusion barrier layer) 및 산화(Oxidation) 방지층을 형성한 후, 범프가 구비된 탭테이프의 인너리드와 반도체 칩의 본드패드를 가압 열압착하여 전기적으로 접속 연결함으로써 제조원가를 절감시키고, 패키지의 경박단소에 기여토록 한 테이프 오토매티드 본딩방법 및 그 구조를 제공함에 있다.
상기와 같은 목적을 갖는 본 발명은 범프를 탭테이프의 인너리드에 형성하므로 불량 반도체 칩에 범핑하는 로스(loss)를 줄일 수 있고, 접착력 증대로 인한 패키지의 신뢰성을 향상시킬 수 있는 장점이 있는 것이다.
이하, 첨부한 도면에 의하여 좀더 상세히 설명하겠다.
본 발명에 의한 테이프 오토매티드 본딩방법은 먼저, 탭테이프의 인너리드에 범프를 형성하는 바, 제3(a)도에 도시한 바와 같이 탭테이프의 인너리드(31) 표면에 주석(Tin) 또는 골드(Au)등과 같은 금속으로 플래팅(plation)하여 금속피막(32)을 형성하고, 그 위에 제3(b)도 및 제3(c)도에 도시한 바와 같이 포토레지스트를 입히고 에칭하여 범프형성부분(33)을 형성하며, 그 범프형성부분(33) 주위에 (d)에 도시한 바와 같이 형성될 범프의 퍼짐을 방지하기 위해 크롬(Cr)층(34)을 플래팅한 후 제1메탈마스크(35)를 이용하여 제3(e)도에 도시한 바와 같이 도전성의 물질을 디포지션하고 마지막으로 리플로워 솔더링함으로써 제3(f)도에서 보는 바와 같이 탭테이프의 인너리드(31) 일측에 범프(36)를 형성한다.
이와 같이 하여 탭테이프의 인너리드(31)에 범프(36)를 형성한 다음에는 제4(a)(b)도에 도시한 바와 같이 기판에 다이어태치된 반도체 칩(41)의 본드패드(42)에 제2메탈마스크(43)를 이용하여 다층구조의 금속층(44)을 형성하는 바, 먼저, 반도체 칩(41)의 본드패드(42) 바로 윗층에 산화방지를 위한 크롬층(45)을 형성하고, 그 위에 일종의 큐션 역할을 하는 디퓨전 배리어 층인 구리층(46)을 형성하며, 그 구리층(46)의 상측에는 접착층인 골드층(47)을 형성하는 과정으로 반도체 칩(41)의 본드패드(42)에 다층구조의 금속층(44)을 형성한 다음 상기 범프(36)가 구비된 탭테이프의 인너리드(31)를 반도체 칩(41)의 상측으로 이동시켜 상기 범프(36)와 반도체 칩(41)의 본드패드(42)을 일치시킨 후, 소정의 압력으로 가압 열압착함으로써 상호 전기적인 도통이 이루어지게 하는 테이프 오토매티드 본딩공정을 수행하는 것이다.
그리고 상기 탭테이프의 인너리드(31)에 범프형성부분(33)을 형성하는 공정은 상기한 사진직각 공정 이외에도 미케니컬 툴(Mechanical Tool)을 이용하여 피팅(pitting)하거나 딤플(dimple)구조로 형성할 수도 있으나 이를 꼭 한정할 필요는 없다.
한편, 상기와 같은 공정을 통하여 반도체 칩과 텝테이프가 연결되어 있는 상태가 제5도에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
즉, 본 발명에 의한 테이프 오토매티드 본딩구조는 반도체 칩(41)과, 탭테이프의 인너리드(31)가 상기 반도체 칩(41)의 본드패드(42)에 형성된 다층의 금속층(44, 45, 46, 47)과, 상기 탭테이프의 인너리드(31)에 형성된 범프(36)에 의해 상호 연결된 구성으로 되어 있으며, 상기 범프(36)의 재질은 솔더(Pb/Sn)를 사용하여 형성할 수도 있고, 골드(Au) 및 비스뮤트(Bi)를 사용하여 형성할 수도 있으며, 그의 어떠한 전도성 재질을 사용하여도 무방하다.
도면중 미설명 부호 48은 패시베이션(passivation)층을 보인 것이다.
이상에서 상세히 설명한 바와 같이 본 발명에 의한 테이프 오토매티드 본딩방법은 범프를 탭테이프의 인너리드에 형성하므로 종래와 같이 불량칩에도 범핑을 하는 로스(loss)를 줄일 수 있고, 종래의 전사범프에 비해 공정을 단축시킬 수 있으며, 접착력을 증대로 패키지의 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (7)
- 패시베이션층이 형성된 기판에 다이어태치된 반도체 칩(41)의 본드패드(42)에 탭테이프의 인너리드(31)를 전기적으로 접속시켜서 되는 테이프 오토매티드 본딩구조에 있어서, 상기 탭테이프의 인너리드(31)의 표면에 형성된 금속피막(32)의 일측에 범프(36)를 형성하고, 상기 반도체 칩(41)의 본드패드(42)에는 다층 구조의 금속층(44)을 형성하여 탭테이프의 인너리드(31)에 형성된 범프(36)를 반도체 칩(41)의 본드 패드(42)의 금속층(44)에 전기적으로 접속시켜서 됨을 특징으로 하는 테이프 오토매티드 본딩구조.
- 제1항에 있어서, 상기 범프(36)의 재질은 전도성의 솔더(Pb/Sn)인 것을 특징으로 하는 테이프 오토매티드 본딩구조.
- 제1항에 있어서, 상기 범프(36)의 재질은 전도성의 골드(Au) 또는 비스무트(Bi)인 것을 특징으로 하는 테이프 오토매티드 본딩구조.
- 제1항에 있어서, 상기 금속층(44)은 금속피막(32)의 표면에 형성되는 산화 방지를 위한 크롬층(45)과, 상기 크롬층(45)의 표면에 형성되는 규션층인 구리층(46) 및 상기 구리층(46)의 표면에 형성되는 접착력 증대를 위한 골드층(47)로 이루어짐을 특징으로 하는 테이프 오토매티드 본딩구조.
- 패시베이션층이 형성된 기판에 다이어태치된 반도체 칩(41)의 본드패드(32)에 탭테이프의 인너리드(31)를 전기적으로 접속 연결하는 테이프 오토매티드 본딩 방법에 있어서,상기 탭테이프의 인너리드(31) 표면에 형성된 금속피막(32) 일측에 전도성의 범프(36)를 형성하는 공정과, 상기 범프(36)가 접속되는 상기 칩(41)의 본드패드(42)에 다층구조의 금속층(44)을 형성하는 공정과, 상기 범프(36)가 구비된 탭테이프의 인너리드 (31)와 칩(41)의 본드패드(42)를 소정의 압력으로 가압 열압착하는 공정을 포함하여 전기적으로 접속 연결함을 특징으로 하는 테이프 오토매티드 본딩방법.
- 제5항에 있어서, 탭테이프의 인너리드(31)에 범프(36)를 형성하는 공정은 상기 인너리드(31)에 금(Au) 또는 주석(Tin)을 플래팅하여 금속피막(32)을 형성하는 단계와, 포토레지스트를 입힌 후 에칭하여 범프형성부분(33)을 디파인하는 단계와, 그 범프형성부분(33)의 주위에 크롬을 디포지션하여 크롬층(34)을 형성하는 단계와, 크롬층(34)이 형성된 상기 범프형성부분(32)에 솔더(Pb/Sn)를 디포지션한 후 리플로워 솔더링함으로써 범프(36)를 형성하는 단계를 포함하는 것을 특징으로 하는 테이프 오토매티드 본딩방법.
- 제5항에 있어서, 범프형성부분(33)을 디파인하는 단계는 미케니컬 툴을 이용하여 형성하는 것을 더 포함하는 테이프 오토매티드 본딩방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023254A KR100237619B1 (ko) | 1991-12-17 | 1991-12-17 | 테이프 오토매티드 본딩방법 및 그 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023254A KR100237619B1 (ko) | 1991-12-17 | 1991-12-17 | 테이프 오토매티드 본딩방법 및 그 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930014855A KR930014855A (ko) | 1993-07-23 |
| KR100237619B1 true KR100237619B1 (ko) | 2000-01-15 |
Family
ID=19325038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910023254A KR100237619B1 (ko) | 1991-12-17 | 1991-12-17 | 테이프 오토매티드 본딩방법 및 그 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100237619B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3859403B2 (ja) | 1999-09-22 | 2006-12-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
1991
- 1991-12-17 KR KR1019910023254A patent/KR100237619B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930014855A (ko) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0398485B1 (en) | A method of making a Flip Chip Solder bond structure for devices with gold based metallisation | |
| KR100470386B1 (ko) | 멀티-칩패키지 | |
| US5461261A (en) | Semiconductor device with bumps | |
| US6459150B1 (en) | Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer | |
| EP0097833B1 (en) | Substrate for integrated circuit packages | |
| KR100687994B1 (ko) | 반도체 장치의 구리 상호 접속을 위한 와이어 본딩 방법 및 반도체 장치 | |
| US7056818B2 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
| KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
| US4922322A (en) | Bump structure for reflow bonding of IC devices | |
| US5059553A (en) | Metal bump for a thermal compression bond and method for making same | |
| CA2032266C (en) | Integrated circuit solder die-attach design and method | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| US5985692A (en) | Process for flip-chip bonding a semiconductor die having gold bump electrodes | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JPH04133330A (ja) | 半導体装置およびその接続方法 | |
| US6429046B1 (en) | Flip chip device and method of manufacture | |
| KR100237619B1 (ko) | 테이프 오토매티드 본딩방법 및 그 구조 | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| US5053851A (en) | Metal bump for a thermal compression bond and method for making same | |
| US6827252B2 (en) | Bump manufacturing method | |
| US6107118A (en) | Chip-contacting method requiring no contact bumps, and electronic circuit produced in this way | |
| GB2364172A (en) | Flip Chip Bonding Arrangement | |
| JPH09232506A (ja) | 半導体装置およびその製造方法 | |
| KR100494023B1 (ko) | 반도체 촬상소자 패키지 및 그 제조방법 | |
| KR100311980B1 (ko) | 적외선 검출기 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |