JPS637584A - 磁気デイスク装置のアドレスマ−ク回路 - Google Patents
磁気デイスク装置のアドレスマ−ク回路Info
- Publication number
- JPS637584A JPS637584A JP15077186A JP15077186A JPS637584A JP S637584 A JPS637584 A JP S637584A JP 15077186 A JP15077186 A JP 15077186A JP 15077186 A JP15077186 A JP 15077186A JP S637584 A JPS637584 A JP S637584A
- Authority
- JP
- Japan
- Prior art keywords
- address mark
- signal
- circuit
- address
- position signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 claims abstract description 25
- 238000001514 detection method Methods 0.000 claims abstract description 19
- 238000007689 inspection Methods 0.000 claims description 2
- 230000011664 signaling Effects 0.000 claims 1
- 230000002950 deficient Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発明は磁気ディスク装置のアドレスマーク読出回路、
さらに詳しく云えばアドレスマーク内の欠陥の検出を考
慮し念アドレスマーク回路に関する。
さらに詳しく云えばアドレスマーク内の欠陥の検出を考
慮し念アドレスマーク回路に関する。
(従来の枝術〕
従来、この種の磁気ディスク装置のアドレスマーク回路
は以下に説明するような動作によってアドレスマークの
書込・読出を行なっていた。
は以下に説明するような動作によってアドレスマークの
書込・読出を行なっていた。
アドレスマークの書込では、上位回路はライトアドレス
マーク信号を一定時間アクチイブとする。アドレスマー
ク回路はライトアドレスマーク信号のアクティブの間、
書込データをインアクティブとする。
マーク信号を一定時間アクチイブとする。アドレスマー
ク回路はライトアドレスマーク信号のアクティブの間、
書込データをインアクティブとする。
これによってアドレスマーク区間は磁化の反転のないデ
ータを書き込むことになる。
ータを書き込むことになる。
アドレスマーク読出では、上位回路はアドレスマーク区
間であると予測される時点でリードアドレスマーク信号
をアクティブとする。アドレスマーク検出回路はリード
アドレスマーク信号がアクティブの間、ローリ−トノく
ルス信号を検査し、このローリ−トノくルス信号が、デ
ータ部であることを示すアクティブのときにはノ(ルス
イグジスト信号を一定時間アクチイブとする。
間であると予測される時点でリードアドレスマーク信号
をアクティブとする。アドレスマーク検出回路はリード
アドレスマーク信号がアクティブの間、ローリ−トノく
ルス信号を検査し、このローリ−トノくルス信号が、デ
ータ部であることを示すアクティブのときにはノ(ルス
イグジスト信号を一定時間アクチイブとする。
そして、パルスイグジスト信号がアクティブの間サーボ
クロック信号を減算計数する。
クロック信号を減算計数する。
−万、ローリードパルス信号が、アドレスマーク区間内
であるとき、ま念は磁化反転のないデータであることを
示すインアクティブのときにハハルスイグジスト信号を
インアクティブとし、サーボクルツク信号を加算計数す
る。
であるとき、ま念は磁化反転のないデータであることを
示すインアクティブのときにハハルスイグジスト信号を
インアクティブとし、サーボクルツク信号を加算計数す
る。
そして計数値が特定の値になったとき、アドレスマーク
ファウンド信号をアクティブとし、アドレスマークを検
出したことを上位回路へ知らせるようになっていた。
ファウンド信号をアクティブとし、アドレスマークを検
出したことを上位回路へ知らせるようになっていた。
ところで、アドレスマークを書込んだ場所に欠陥が存在
し、そのアドレスマークの読出全行なつ念とき、欠陥の
存在するところでローリ−トパルス信号がアクティブと
なるため、そのアドレスマークをデータ部であるとみな
してしまい、欠陥のあるアドレスマークの検出ができな
いということがあった。
し、そのアドレスマークの読出全行なつ念とき、欠陥の
存在するところでローリ−トパルス信号がアクティブと
なるため、そのアドレスマークをデータ部であるとみな
してしまい、欠陥のあるアドレスマークの検出ができな
いということがあった。
(発明が解決しようとする問題点〕
上述した従来の磁気ディスク装置のアドレスマーク回路
は、書込んだアドレスマーク区間内の媒体欠陥の有無を
確認しないので、アドレスマークを書込んだ場所に欠陥
が存在したとき、そのアドレスマークが検出できないと
いう欠点があった。
は、書込んだアドレスマーク区間内の媒体欠陥の有無を
確認しないので、アドレスマークを書込んだ場所に欠陥
が存在したとき、そのアドレスマークが検出できないと
いう欠点があった。
本発明の目的はアドレスマーク内に欠陥があった場合、
こAi検出し、上位回路に通知することができる磁気デ
ィスク装置のアドレスマーク回路を提供することにある
。
こAi検出し、上位回路に通知することができる磁気デ
ィスク装置のアドレスマーク回路を提供することにある
。
(問題点を解決するための手段〕
前記目的を達成゛rるために本発明による磁気ディスク
装置のアドレスマーク回路はアドレスマークの書込・検
出を行なう磁気ディスク装置のアドレスマーク回路にお
いて、トラックの始点を示すインデックス信号によりリ
セットされ、サーボクロック信号を計数することにより
ディスク上の位置を示すポジション信号を出力するカウ
ンタ回路と、アドレスマークの書込み時、前記ポジショ
ン信号を記憶するとともに始点位置信号を出力するスタ
ート位置記憶回路と、アドレスマークの書込み終了時、
前記ポジション信号を記憶するとともに終点位置信号を
出力するエンド位置記憶回路と、ローリードパルス信号
の状態によって、アドレスマーク区間に欠陥が存在する
のか、または欠陥が存在せずアドレスマークが検出でき
たかの信号を出力するアドレスマーク検出回路と、アド
レスマーク書込み命令を受けたとき、前記スタート位置
記憶回路およびエンド位置記憶回路にポジション信号全
記憶、出力させるための信号を送出し、アドレスマーク
の検量命令を受けたとき、前記カウンタのポジション信
号と前記始点位置信号および終点位置信号とを比較して
アドレスマーク区間内に入ったとき前記アドレスマーク
検出回路全制御し、前記アドレスマーク検出回路より送
出される検出結果にしたがって、アドレスマーク区間に
欠陥が存在するか、またはアドレスマークを検出できた
かを通知する制御回路とから宿成されている。
装置のアドレスマーク回路はアドレスマークの書込・検
出を行なう磁気ディスク装置のアドレスマーク回路にお
いて、トラックの始点を示すインデックス信号によりリ
セットされ、サーボクロック信号を計数することにより
ディスク上の位置を示すポジション信号を出力するカウ
ンタ回路と、アドレスマークの書込み時、前記ポジショ
ン信号を記憶するとともに始点位置信号を出力するスタ
ート位置記憶回路と、アドレスマークの書込み終了時、
前記ポジション信号を記憶するとともに終点位置信号を
出力するエンド位置記憶回路と、ローリードパルス信号
の状態によって、アドレスマーク区間に欠陥が存在する
のか、または欠陥が存在せずアドレスマークが検出でき
たかの信号を出力するアドレスマーク検出回路と、アド
レスマーク書込み命令を受けたとき、前記スタート位置
記憶回路およびエンド位置記憶回路にポジション信号全
記憶、出力させるための信号を送出し、アドレスマーク
の検量命令を受けたとき、前記カウンタのポジション信
号と前記始点位置信号および終点位置信号とを比較して
アドレスマーク区間内に入ったとき前記アドレスマーク
検出回路全制御し、前記アドレスマーク検出回路より送
出される検出結果にしたがって、アドレスマーク区間に
欠陥が存在するか、またはアドレスマークを検出できた
かを通知する制御回路とから宿成されている。
(実施例〕
以下、本発明について図面全参照して説明する。
第1図は本発明によるアドレスマークoogo−実施例
をブロックで示した回路図である。
をブロックで示した回路図である。
アドレスマーク検出回路1はローリードパルス信号C1
サーボクロック信号eで図示されていない下位回路と接
続され、パルスイグジスト信号f1アドレスマークファ
ウンド信号g1 コンドロールドリードマーク信号りで
制御回路2と接続される。
サーボクロック信号eで図示されていない下位回路と接
続され、パルスイグジスト信号f1アドレスマークファ
ウンド信号g1 コンドロールドリードマーク信号りで
制御回路2と接続される。
制御回路2はリードアドレスマーク信号a1ライトアド
レスマーク信号b、欠陥検出信号j1コントロールドマ
ークファウンド信号にで図示していない上位回路と接続
され、パルスイグジスト信Mf、アドレスマークファウ
ンド信号g1コンドロールドリードマーク信号りでアド
レスマーク検出回路1と接続される。また、ポジション
信号iでカウンタ回路3と接続され、始点位置信号m1
コントロ一ル信号pでスタート位置記憶回路4と接続さ
れ、終点位置信号n、コントロール信号qでエンド位置
記憶回路5とそれぞれ接続さ几る。
レスマーク信号b、欠陥検出信号j1コントロールドマ
ークファウンド信号にで図示していない上位回路と接続
され、パルスイグジスト信Mf、アドレスマークファウ
ンド信号g1コンドロールドリードマーク信号りでアド
レスマーク検出回路1と接続される。また、ポジション
信号iでカウンタ回路3と接続され、始点位置信号m1
コントロ一ル信号pでスタート位置記憶回路4と接続さ
れ、終点位置信号n、コントロール信号qでエンド位置
記憶回路5とそれぞれ接続さ几る。
カウンタ回路3はインデックス信号d1サーボクロック
信号eで図示していない下位回路と接続され、ポジショ
ン信号−で制御回路2と接続されスタート位置記憶回路
4およびエンド位置記憶回路5と接続される。
信号eで図示していない下位回路と接続され、ポジショ
ン信号−で制御回路2と接続されスタート位置記憶回路
4およびエンド位置記憶回路5と接続される。
スタート位置記憶回路4は始点位置信号m1 コントロ
ール信号pで制御回路2と接続され、ポジション信号i
でカウンタ回路3と接続される。
ール信号pで制御回路2と接続され、ポジション信号i
でカウンタ回路3と接続される。
エンド位置記憶回路5は終点位置信号n1コントロ一ル
信勺qで制御回路2と接続され、ポジション信号iでカ
ウンタ回路3と接続される。
信勺qで制御回路2と接続され、ポジション信号iでカ
ウンタ回路3と接続される。
次に動作について説明する。
カウンタ回路3は常時サーボクロック信号eを計数し、
計数値をポジション信号iとして出力している。インデ
ックス信号dは、トラックの始点を示すパルス状の信号
であり、カウンタ回路3はインデックス信号dがアクテ
ィブになるたびにリセットされる。
計数値をポジション信号iとして出力している。インデ
ックス信号dは、トラックの始点を示すパルス状の信号
であり、カウンタ回路3はインデックス信号dがアクテ
ィブになるたびにリセットされる。
すなわち、ポジション信号iはインデックスからのヘッ
ドの位置を示している。
ドの位置を示している。
アドレスマーク書込時、図示していない上位回路はライ
トアドレスマーク信号b’lアクティブとする。制御回
路2はスタート位置記憶回路4に対し、ポジション信号
−の値を記憶する命令であるコントロール信号pを送る
。スタート位置記憶回路4はポジション信号iの値を記
憶し、その値を始点位置信号mとして出力する。
トアドレスマーク信号b’lアクティブとする。制御回
路2はスタート位置記憶回路4に対し、ポジション信号
−の値を記憶する命令であるコントロール信号pを送る
。スタート位置記憶回路4はポジション信号iの値を記
憶し、その値を始点位置信号mとして出力する。
次にアドレスマーク書込終了時、図示していない上位回
路はライトアドレスマーク信号すをインアクティブとす
る。制御回路2はエンド位置記憶回路5に対し、ポジシ
ョン信号iの値を記憶する命令であるコントロール信号
qr送る。
路はライトアドレスマーク信号すをインアクティブとす
る。制御回路2はエンド位置記憶回路5に対し、ポジシ
ョン信号iの値を記憶する命令であるコントロール信号
qr送る。
エンド位置記憶回路5はポジション信考門の値を記憶し
、その値を終点位置信号nとし一出力する。
、その値を終点位置信号nとし一出力する。
すなわち、スタート位置記憶回路4はインデックスを起
点として見たアドレスマークの開始位置を、またエンド
位置記憶回路5も同様にインデックスを起点として見た
アドレスマークの終了位置を記憶することになる。
点として見たアドレスマークの開始位置を、またエンド
位置記憶回路5も同様にインデックスを起点として見た
アドレスマークの終了位置を記憶することになる。
スタート位置記憶回路4、エンド位置記憶回路5を(−
;?tt’れ必要となるアドレスマーク区間内設け、そ
れぞれのアドレスマークに対し同様の動作を行つことに
よりすべてのアドレスマークの開始位置、終了位置を記
憶することができる。アドレスマーク書込終了後1因示
してぃなA上位回路からアドレスマークの検査命令であ
るリードアドレスマーク信号aが送られてくると、制御
回路2は、ポジション信号1と始点位置信号mおよび終
点位置信号nとの値を比較し、アドレスマーク区間内に
入ったトキ、コンドロールドリードマーク信号りをアク
ティブとする。
;?tt’れ必要となるアドレスマーク区間内設け、そ
れぞれのアドレスマークに対し同様の動作を行つことに
よりすべてのアドレスマークの開始位置、終了位置を記
憶することができる。アドレスマーク書込終了後1因示
してぃなA上位回路からアドレスマークの検査命令であ
るリードアドレスマーク信号aが送られてくると、制御
回路2は、ポジション信号1と始点位置信号mおよび終
点位置信号nとの値を比較し、アドレスマーク区間内に
入ったトキ、コンドロールドリードマーク信号りをアク
ティブとする。
7)”l/スマーク検出回路1はローリ−ドパ/L’ス
信号cがアクティブのときサーボクロック信号eで減算
計数し、ローリードパルス信号Cがインアクティブのと
き力ロ算計数する。またアドレスマーク検出回路1は減
算計数中のときは、パルスイグジスト信号fをアクティ
ブとし、加算計数中のときは、パルスイグジスト信号f
−iインアクティブとする。すなわちパルスイグジスト
信号fがアクティブになったときにはアドレスマーク区
間内に欠陥が存在するということが検出できる。
信号cがアクティブのときサーボクロック信号eで減算
計数し、ローリードパルス信号Cがインアクティブのと
き力ロ算計数する。またアドレスマーク検出回路1は減
算計数中のときは、パルスイグジスト信号fをアクティ
ブとし、加算計数中のときは、パルスイグジスト信号f
−iインアクティブとする。すなわちパルスイグジスト
信号fがアクティブになったときにはアドレスマーク区
間内に欠陥が存在するということが検出できる。
欠陥が存在せず、アドレスマークファウンド信号gがア
クティブとなりアドレスマーク力検出できたときには、
制御回路2は;ントロールドマークファウンド信号ki
アクティブとし、上位回路ヘアドレスマークが検出でき
たことを知らせる。
クティブとなりアドレスマーク力検出できたときには、
制御回路2は;ントロールドマークファウンド信号ki
アクティブとし、上位回路ヘアドレスマークが検出でき
たことを知らせる。
欠陥が存在し、パルスイグジスト信号fがアクティブと
なつ之ときは、制御回路2は欠陥検Ilf:l信号jt
アクティブとし、上位回路ヘアドレスマーク区間内に欠
陥が存在すること全通知する。
なつ之ときは、制御回路2は欠陥検Ilf:l信号jt
アクティブとし、上位回路ヘアドレスマーク区間内に欠
陥が存在すること全通知する。
以上の動作をポジション信号iが始点位置信号mから終
点位置信号nの間にあるときに行う。
点位置信号nの間にあるときに行う。
すべてのアドレスマークに対し、上述した動作を行なわ
せることにより欠陥のあるアドレスマーク、欠陥のない
アドレスマークを検出することができる。
せることにより欠陥のあるアドレスマーク、欠陥のない
アドレスマークを検出することができる。
すなわち、アドレスマークの位置をインデックスヲ起点
としたサーボクロックのクロック数で決め、アドレスマ
ークの書込を行なった直後にアドレスマークの検出する
ことにより、それらのアドレスマーク内の欠陥の有無を
確認できる。
としたサーボクロックのクロック数で決め、アドレスマ
ークの書込を行なった直後にアドレスマークの検出する
ことにより、それらのアドレスマーク内の欠陥の有無を
確認できる。
(発明の効果)
以上、説明したように本発明はアドレスマークの位置を
インデックス信号を起点したサーボクロック信号のクロ
ック数で決め、アドレスマーク書込後にアドレスマーク
内の欠陥を検出し、上位回路に通知する↓りに構成され
ている。
インデックス信号を起点したサーボクロック信号のクロ
ック数で決め、アドレスマーク書込後にアドレスマーク
内の欠陥を検出し、上位回路に通知する↓りに構成され
ている。
したがって上位回路が欠陥のあるアドレスマークに対し
適当な処理を行りことによりアドレスマークの信頼性を
高めることができるという効果がある。
適当な処理を行りことによりアドレスマークの信頼性を
高めることができるという効果がある。
第1図は本発明によるアドレスマータ回路の一実施例を
ブロックで示した回路図である。 1・・・アドレスマーク検出回路 2・・・制御回路 3・・・カウンタ回路4・・・
スタート位置記憶回路 5・・・エンド位置記憶回路 a・・・リードアドレスマーク信号 b・・・ライトアドレスマーク信号 C・・・ローリードパルス信号 d・・・インデックス信号 e・・・サーボクロック信号 f・・・パルスイグジスト信号 g・・・アドレスマークファウンド信号h・・・コンド
ロールドリードマーク信号1・・・ポジション信号 j・・・欠陥検出信号 k・・・コントロールドマークファウンド信号m・・・
始点位置信号 n・・・終点位置信号p・・・コント
ロール信号 q・・・コントロール信号
ブロックで示した回路図である。 1・・・アドレスマーク検出回路 2・・・制御回路 3・・・カウンタ回路4・・・
スタート位置記憶回路 5・・・エンド位置記憶回路 a・・・リードアドレスマーク信号 b・・・ライトアドレスマーク信号 C・・・ローリードパルス信号 d・・・インデックス信号 e・・・サーボクロック信号 f・・・パルスイグジスト信号 g・・・アドレスマークファウンド信号h・・・コンド
ロールドリードマーク信号1・・・ポジション信号 j・・・欠陥検出信号 k・・・コントロールドマークファウンド信号m・・・
始点位置信号 n・・・終点位置信号p・・・コント
ロール信号 q・・・コントロール信号
Claims (1)
- アドレスマークの書込・検出を行なう磁気ディスク装置
のアドレスマーク回路において、トラックの始点を示す
インデックス信号によりリセットされ、サーボクロック
信号を計数することによりディスク上の位置を示すポジ
ション信号を出力するカウンタ回路と、アドレスマーク
の書込み時、前記ポジション信号を記憶するとともに始
点位置信号を出力するスタート位置記憶回路と、アドレ
スマークの書込み終了時、前記ポジション信号を記憶す
るとともに終点位置信号を出力するエンド位置記憶回路
と、ローリードパルス信号の状態によつて、アドレスマ
ーク区間に欠陥が存在するのか、または欠陥が存在せず
アドレスマークが検出できたかの信号を出力するアドレ
スマーク検出回路と、アドレスマーク書込み命令を受け
たとき、前記スタート位置記憶回路およびエンド位置記
憶回路にポジション信号を記憶、出力させるための信号
を送出し、アドレスマークの検査命令を受けたとき、前
記カウンタのポジション信号と前記始点位置信号および
終点位置信号とを比較してアドレスマーク区間内に入つ
たとき前記アドレスマーク検出回路を制御し、前記アド
レスマーク検出回路より送出される検出結果にしたがつ
てアドレスマーク区間に欠陥が存在するか、またはアド
レスマークを検出できたかを通知する制御回路とから構
成したことを特徴とする磁気ディスク装置のアドレスマ
ーク回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15077186A JPS637584A (ja) | 1986-06-27 | 1986-06-27 | 磁気デイスク装置のアドレスマ−ク回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15077186A JPS637584A (ja) | 1986-06-27 | 1986-06-27 | 磁気デイスク装置のアドレスマ−ク回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS637584A true JPS637584A (ja) | 1988-01-13 |
Family
ID=15504061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15077186A Pending JPS637584A (ja) | 1986-06-27 | 1986-06-27 | 磁気デイスク装置のアドレスマ−ク回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS637584A (ja) |
-
1986
- 1986-06-27 JP JP15077186A patent/JPS637584A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030149918A1 (en) | Disk memory device, disk memory device defect detecting method, and program recording medium | |
US10490223B2 (en) | Magnetic disk device and refresh processing method | |
JP5651173B2 (ja) | デュアル・チャネル加重lpos結合スキームを制御する方法、プログラムおよび装置 | |
JPS637584A (ja) | 磁気デイスク装置のアドレスマ−ク回路 | |
JP2007335013A (ja) | 制御装置および記憶装置 | |
US4633333A (en) | Detection of instantaneous speed variations in a tape drive | |
JP2011014215A (ja) | 複合磁気ヘッドの劣化検出方法および磁気ディスク検査装置 | |
JPWO2006126256A1 (ja) | 磁気記録再生装置 | |
JPS63317983A (ja) | 磁気デイスク装置の欠陥検出回路 | |
JPS58171776A (ja) | 磁気デイスク装置のアドレスマ−ク検出方式 | |
JPH0689546A (ja) | 磁気ヘッド位置決め制御装置 | |
JPS61242375A (ja) | 信号読取り装置 | |
JP2588038B2 (ja) | 磁気ディスクサーティファイヤの磁気ヘッド異常チェック方式 | |
JPS63161579A (ja) | 磁気テ−プ装置 | |
JPH0233706A (ja) | 磁気テープ装置およびこれを用いた磁気テープ記録方法 | |
JPS6284405A (ja) | カ−トリツジ磁気テ−プ装置 | |
JP2004063013A (ja) | Av性能検査方法とそれを用いた磁気ディスク装置の製造方法および磁気ディスク装置 | |
JPS615476A (ja) | 記憶装置 | |
JP2010277624A (ja) | 磁気記録装置、ヘッド評価装置、スピンスタンド装置およびライトポールイレーズ評価方法 | |
JPS5861449A (ja) | 自動検査装置 | |
JPH087211A (ja) | 磁気ストライプのデータ読み取り装置 | |
JPS62266775A (ja) | 磁気デイスク装置の欠陥処理方式 | |
JP2000348441A (ja) | 磁気記録データのジッタ測定装置 | |
JPS60164985A (ja) | マツプル−プ内先頭ビツト位置検出法 | |
JPH1027437A (ja) | 磁気ディスク装置 |