JPS6373454A - 伝送バス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ この発明はψ化されたコンピュータ装置やコントローラ
装置に於けるいに関するものである。

〔従来の技術〕

第３図は例えば雑誌エレクトロニクス８５２年８月ｇｐ
、７ｓに記載されたＣＰＵチップ８０８０を用いた回路
図例である。図に於て（１）はＣＰＵ。

（２）はメモリ、（１１）はアドレスバス、（１２）は
データバスである。

次に動作について説明する。ＣＰ　Ｕ　（１）にとって
必要な情報を格納するアドレスはアドレスバス（１１）
を通してメモリ（２）に指示され、同時にそのアドレス
に格納されるべき情報はデータバス（１２）を通して同
様にメモリ（２）へ与えられ、メモリ（２）に於ては先
に指示されたアドレスに与えられた情報を格納する。以
上は情報をメモリに格納する書き込み動作を説明したが
、情報をメモリから読み出す読み出し動作も同様である
。

第４図は例えば三菱半導体データズック（マイクロプロ
セフ？ｌｉ　）　　’８５　Ｐ４−４４に記載されたＣ
ＰＵチップ８０８５を用いた回路図例である。図に放て
（３）はＣＰ　Ｕ　、　（４）はメモリ、（１３）はア
ドレスの上位を指示する上位アドレスバス、（１４）＃
−１アドレスの下位とデータを共通化したパスである。

次に動作について説明する。ＣＰ　Ｕ　（３）にとって
必要な情報を格納するアドレスはアドレスバス（１３）
と共通化したパス（１４）を通してメモリ（４）に指示
され、次にデータは下位アドレスと共通化したパス（１
４）を通してメモリ（４）に指示される。この際共通化
パス（１４）上の情報がアドレスであるかデータである
かを示すため、Ａ／Ｄ信号（１４Ａ）が発せられる。

［発明が解決しようとする問題点］ 従来の伝送パス方式は以上のように構成されているので
、アドレスピント数と同数のアドレスバス本数とデータ
ビット数と同数のデータバス零敗を用意しなければなら
ず、アドレスピント数やデータピント数が多くなればな
る程パスの本数も多くなり、装置が複雑となる問題点が
あった。

この発８ＡＦｉ上記の問題点を解消するためになされた
もので、アドレスピント数やデータピント故にかかわり
なく８本の伝送パスで情報を伝送することを目的とする
。

ｃ問題点を解決するための手段〕 この発明に係る伝送パス方式は、アドレスバスとデータ
バスを共用化し、パス本数を削減するとともに、伝送パ
スを用いた装置を小型化したものである。

〔作用〕

この発明におけるパスの共用化とパス零敗の削減は、パ
スに与えられる情報が、アドレスであるかデータである
か、及び夫々の上位情報であるか下位情報であるかを示
すコントロール信号を付加する事によりなされる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図に於て（１）はＣＰ　Ｕ　、（２）はメモリ、（５）
と（６）はパス変換器、　　（１１）はアドレスバス、
　　（１２）はデータバス、　　（１５）はコントロー
ル信号、（１６）は共通パスである。

次に動作について説明する。ＣＰ　Ｕ　（１）にとって
必要な情報を格納するアドレスはＣＰ　Ｕ　（１）よシ
アドレスパス（１１）を通してパス変換器（５）に与え
、ここでアドレスを下位より８ビットずつに分割され、
下位の８ビットが共通パス（１６）を通して他のパス変
換器（６）に与える。この際共通パス（６）上の信号は
アドレスの下位８ビットである事を示すコントロール信
Ｊｉ５（１５）を発する。

次にパス変換器（５）はアドレスの上位８ビットを共通
パス（１６）を通して他のパス変換器（６）に与え、同
様に共通パス上の信号が上位８ビットである事を示すコ
ントロール信４５（１５）を発する。パス変換器（６）
はコントロール信号により識別されるアドレス上位、下
位を組み合わせて、ＣＰＵ（１）の指示するアドレスを
知り、そのアドレスをメモリ（２）に指示する。同様に
データもＣＰ　Ｕ　（１）よシ発せられ、パス変換器（
ＳＬ　（６）　’ｒ経由してメモリ（２）へ与えられる
。

この際コントロール信Ｊ８は共通パス（６）上の信号は
データである事を示す信号として発せられる。本実施例
のコントロール信号の内容を図２に示す。

なお、上記実施例ではアドレスを８ピツトスつ下位と上
位に分けたが、階層をさらにふやしてもよい。また、デ
ータは階層の区別を行わなかったが、アドレスと同様に
階層を増加し、データビット数の増加を図ってもよい。

［発明の効果］ 以上のように、この発明によれば、アドレスバスとデー
タバスを共用化し、８木にしたので、装置を小型にまた
安価にする効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による伝送パスを示すブロ
ック図、第２図はコントロール信号の内容を例示する図
、第３凶は従来の装置のブロック図、第４図は従来の他
の装置のブロック図である。 図中（１）１４　ＣＰ　Ｕ　、　（２）はメモリ、（３
）はＣＰＵの他の例、（４）はメモリの他の例、（５）
と（６）はパス変換器、　　（１１）はアドレスバス、
（１２）　＃ｉデータバス、（１３）ｕ７ドレス上位パ
スｓ　　（４４）はアドレス下位とデータを共通化した
パス、（１４Ａ）ＶｉＡ／’Ｄ信う、（１５）　Ｖｉコ
ントロール信号、（１６）は共通パスである。 なお、図中同−符Ｊｉ３は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. ＣＰＵやメモリ等を用いたコンピュータ装置に於て、夫
   々のユニット間に伝送すべき１６ビット以上のアドレス
   信号と８ビット以上のデータ信号とを、共用化された８
   本のバスラインを用いることにより各ユニット間を接続
   することを特徴とする伝送バス方式