JPS6371749A - メモリ保護方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数のプロセッサが共通バスを介してメモリをアクセス
する装置では、一つのプロセッサに共通バスの使用権を
与えるアービタと、成るプロセッサが使用するメモリ領
域以外をアクセスしてメモリ内容を破壊しないように保
護するメモリ保護機構を備えるが、このメモリ保護機構
を一つとして少ないハードウェア量とし、且つアービタ
のバス使用許可信号を利用して、各プロセッサ毎のメモ
リ保護領域設定を可能とした。

〔産業上の利用分野〕

本発明は複数のプロセッサが共通バスを介してメモリを
アクセスする情報処理装置に係り、特にメモリ保護を少
ないハードウェア量で実施すると共に、各プロセッサ毎
にメモリ保護領域設定を可能とするメモリ保護方式に関
する。

近年、複数のプロセッサが共通バスを介してメモリをア
クセスし、与えられたジョブを遂行するオフィスコンピ
ュータ等の小型コンピュータが多く用いられるようにな
ってきた。このようなコンピュータではオペレーション
システム（Ｏ３）の配下にあるプログラムのミスやハー
ドウェアの障害等で、メモリ内容が破壊されることがあ
る。

特にＯ８配下のプログラムはコンピュータの使用目的に
応じて多数作成されるため、プログラムミスが完全に除
かれていない場合がある。従って、プログラム暴走によ
りメモリ内容が破壊されることがあり、この破壊を限定
された範囲内に押さえるため、メモリ保護機構が使用さ
れている。

ところで、このメモリ保１ｍ構は少ないハードウェア量
で構成され、且つ各プロセッサ毎にメモリ保ｍｌ　ＳＪ
Ｉ域が設定出来ることが望ましい。

〔従来の技術〕

第３図はバスマスクにメモリ保護機構を設けた例を示す
ブロック図である。

バスマスク１，２．・・・、３は夫々内蔵するプロセッ
サにより制御され、且つ内部にメモリ保護機構８，９．
１０を夫々備え、バス７を介してメモリユニット４又は
５をアクセスする。バスマスクｌ〜３はバス７に接続さ
れており、同時にバス７を経て例えばメモリユニット４
をアクセスすることは出来ない。

アービタ６　（バスアービトレーシッン回路）はバスマ
スク１〜３が送出するバス７の使用権獲得要求に対し、
予め定めた順位に従ってバス７の使用を許可する０例え
ばバスマスタ１はｒ、を経てアービタ６にバス７の使用
権を要求し、アービタ６はａ、を経てバスマスタ１に許
可／不許可を通知する。

同様にバスマスタ２はｒ２を経てアービタ６にバス７の
使用許可を要求し、アービタ６はａｔを経て許可／不許
可を通知し、バスマスタ３はｒ７を経てアービタ６にバ
ス７の使用許可を要求し、アービタ６はａ７を経て許可
／不許可を通知する。

アービタ６は複数のプロセッサが共通の資源をアクセス
する場合に使用され、例えば情報処理ハンドブック（オ
ーム社、昭和６０年１月３０日発行）の７６７頁に解説
されており、公知のものである。

第３図の構成では、通常例えばバスマスタ１が主で、バ
スマスク２〜３が従の関係にあり、バスマスタ１のＯ８
がバスマスク１〜３の動作を指示するプログラムを統括
する。従って、バスマスタ１のＯ８はメモリ保護機構８
〜１０にメモリ保護のための例えばフラグをセットする
。

メモリ保護機構８は例えばフラグレジスタであり、Ｏ８
はバスマスタ１のプログラムが使用するメモリユニット
４又は５のプログラム領域とデータ領域に対応するアド
レスを“１”にセットし、残りは総て“０”にセットす
る。同様にメモリ保護機構９では、バスマスタ２のプロ
グラムが使用するメモリユニット４又は５のプログラム
領域とデータ領域に対応するアドレスが“１”にセット
され、残りは総て“０″にセットされる。又、メモリ保
護１＋１１１０では、バスマスタ３のプログラムが使用
するメモリユニット４又は５のプログラム領域とデータ
領域に対応するアドレスが“１”にセットされ、残りは
総て“Ｏ″にセットされる。

メモリ保護機構８はバスマスタ１のプログラムが送出す
るメモリユニット４又は５のアドレスを監視し、フラグ
が１”となっている範囲内であれば、メモリユニットイ
ネーブル信号を送出し、“０”がセットされているアド
レスを指示した時メモリユニットディセーブル信号を送
出して、バスマスタ１がメモリユニット４又は５をアク
セスすることを阻止する。

同様にメモリ保護機構９はバスマスタ２のプログラムが
送出するアドレスを監視し、゛メモリ保護機構１０はバ
スマスタ３のプログラムが送出するアドレスを監視し、
夫々指定されたメモリユニット４又は５の領域外のアク
セスを阻止する。

従って、成るバスマスタがプログラムミス等で暴走して
も、他のバスマスクが使用するメモリユニット４又は５
の領域のアクセスを阻止するため、その内容が破壊され
ることを防止することが出来る。

第４図はメモリユニットにメモリ保護機構を設けた例を
示すブロック図である。

メモリユニット１４はメモリ保護機構１６を内蔵し、メ
モリユニット１５はメモリ保護機構１７を内蔵する。プ
ロセッサ１１は例えば主で、プロセッサ１２〜１３は従
であるとすると、プロセッサ１１のＯ８がメモリ保護機
構１６と１７のフラグをセットする。

メモリ保護機構１６はプロセッサ１１〜１３の各プログ
ラムが送出するアドレスを監視し、Ｏ８がセットしたメ
モリユニット１４の領域範囲外をアクセスすることを阻
止し、メモリ保護機構１７はプロセッサ１１〜１３の各
プログラムが送出するアドレスを監視し、Ｏ８がセット
したメモリユニット１５の領域範囲外をアクセスするこ
とを阻止する。

〔発明が解決しようとする問題点〕

第３図の場合は、バスマスク毎にメモリ保護領域を設定
することが可能であるが、略同等のメモリ保護機構をバ
スマスクと同数持つ必要があり、高価となるという問題
がある。

又、第４図の場合は、メモリユニットが一つならば、メ
モリ保護機構も一つで良いが、プロセッサ毎にメモリ保
護領域を設定することが出来ないという問題がある。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図である。

プロセッサ１１〜１３は前記の如くアービタ６の許可を
得てバス７の使用権を獲得し、メモリユニット４又は５
をアクセスする。

メモリ保護機構１８は各プロセッサ１１〜１３毎に、夫
々のプログラムが使用するメモリユニットの領域を指定
するフラグをセットするレジスタ、即ちテーブルを持ち
、アービタ６の送出するバス７使用許可信号に基づき、
このテーブルを選択する。

そして、プロセッサ１１〜１３が送出するアドレスによ
り、該テーブルから読出されるフラグが′″１”の時、
メモリユニット４及び５にメモリユニットイネーブル信
号を送出し、“０１の時メモリユニットディセーブル信
号を送出する構成とする。

〔作用〕

上記構成とすることにより、メモリ保護機構１８は一つ
で良く、ハードウェア量を節減すると共に、プロセッサ
毎にメモリ保護領域を設定することが出来る。

〔実施例〕

第２図は本発明の一実施例を示す回路のブロック図であ
る。

第２図は第１図のメモリ保護機構１８の詳細ブロック図
である。テーブル１９．２０．・・−１２１はプロセッ
サ１１〜１３と同数用意される。これは個々のレジスタ
で構成するか、一つのレジスタの領域を分割して作成し
ても良い。

制御回路２３はアービタ６が送出するバス７の使用権要
求に対する許可信号を検出し、マルチプレクサ２２を制
御して、バス７の使用権を得たプロセッサに対応するテ
ーブルを選択する。

即ち、３．％ａ、の許可信号を監視し、ａ、に許可信号
が送出され、プロセッサ１１がバス７の使用権を得た時
、テーブル１９を、ａ２に許可信号が送出され、プロセ
ッサ毎２が使用権を得た時テーブル２０を、ａ、に許可
信号が送出され、プロセッサ１３が使用権を得た時、テ
ーブル２１を選択する。

テーブル１９〜２１には、例えばプロセッサ１１のＯ８
が各プロセッサに対応して、前記の如くメモリユニット
の使用領域を“ＩＩ′に、その他の領域は“０“にセッ
トする。

プロセッサ１１〜１３がメモリユニットをアクセスする
ため送出するアドレスは、バス７からテーブル１９〜２
１に入り、３亥当するテーブルの領域からフラグを読出
す。マルチプレクサ２２はフラグが“１”ならばメモリ
ユニットイネーブル信号としてメモリユニット４及び５
に送出し、１０″ならばメモリユニットディセーブル信
号としてメモリユニット４及び５に送出する。

〔発明の効果〕

以上説明した如く、本発明は一つのメモリ保護機構を使
用するため、ハードウェア量が少なくて済み、且つ、各
プロセッサ毎にメモリ保護領域を設定することが出来る
。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す回路のブロック図、 第３図はバスマスタにメモリ保護機構を設けた例を示す
ブロック図、 第４図はメモリユニットにメモリ保護機構を設けた例を
示すブロック図である。 図において、 １〜３はバスマスク、 ４．５，１４．１５はメモリユニット、６はアービタ、
　　　　７はバス、 ８〜１０．１６〜１８はメモリ保護機構、１１〜１３は
プロセッサ、１９〜２１はテーブル、２２はマルチプレ
クサ、２３は制御回路である。 ！！’３ｔ　　　区 バスマスタにメモリ保護機構を設けた例を示すブロック
図１８３　図

Claims (1)

【特許請求の範囲】
1. 複数のプロセッサ（１１）（１２）（１３）が、アービ
   タ（６）から与えられるバス使用許可信号に基づき、バ
   ス（７）を介してメモリ（４）（５）をアクセスする装
   置において、各プロセッサ毎に保護すべきメモリ領域を
   セットしたテーブルと、該テーブルを選択する選択手段
   を備えたメモリ保護機構（１８）を設け、前記アービタ
   （６）から送出されるバス使用許可信号を、該メモリ保
   護機構（１８）の選択手段に供給することにより、該メ
   モリ保護機構（１８）のテーブルを選択させ、該アービ
   タ（６）からバス使用許可を得たプロセッサが送出する
   アドレスにより、該テーブルから読出されるメモリ保護
   領域を示す信号を前記メモリ（４）（５）に送出するこ
   とを特徴とするメモリ保護方式。