JPS637058B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、信号監視回路を持ち、複数個の入力
信号線の中から障害のない信号線を１個選択して
次段受信回路への入力とする、冗長入力系の選択
回路を有する信号線選択回路に関する。

従来は信号線監視回路を入力信号線の本数分用
意し、入力信号線の選択回路の入力側に配置して
いた。この方式の長所は入力信号線に障害発生や
正常状態への復旧などの状態変化が起こつた時
に、信号監視回路がそれを検出するまでに検出遅
延が存在しても検出状態が安定するまでの十分な
時間が経過すれば、検出結果は確定することで、
確定結果に対しては予め決定されている論理に従
い正常で適切な入力信号線を選択させるための確
定した選択情報を得ることができる。短所は、入
力信号線１本１本に対して信号監視回路を必要と
する為、回路が複雑化しコスト高になることであ
る。

そこで信号監視回路の位置を入力信号線の選択
回路の入力側から出力側に移すことを考えると、
信号監視回路の個数は１個に減少するが、従来の
方式と大きく異なる点は、信号監視回路は入力信
号線の障害状態の有無を常時監視するのではな
く、選択回路で、その入力信号線が選択されてか
ら始めて監視が開始されることである。その結
果、障害発生時に選択回路の切替え動作の結果正
常な入力信号線が選択されていても、信号監視回
路は検出遅延時間の為にそれを検出できず、この
誤判定の結果、選択回路の最初の切替え動作を契
機に無限な切替え動作の振動状態が発生する場合
がある。この状態は障害検出時の切替え動作の起
こる周期が、信号監視回路の正常状態に対する検
出遅延時間よりも小さい場合に生じる。

本発明の目的は、切替え動作の振動を生じるこ
となく信号監視回路を選択回路の出力側に設ける
ことを可能にして、それによりその個数を１個に
減少することのできる信号線選択回路を提供する
ことにある。

本発明の信号選択回路は、複数個の入力信号線
の中から１個を選択して出力信号とする選択回路
と、該選択回路の出力側の障害の有無を監視する
信号監視回路と、該信号監視回路により起動され
るタイマー回路とを有し、前記信号監視回路は該
出力信号の障害状態から正常状態への変化に対し
検出遅延時間T_Nを有し、且つ障害状態検出中は
パルス幅T_C、パルス送出周期T_Pである切替えパ
ルスを出力し、前記タイマー回路は前記切替えパ
ルスの後縁のタイミングで起動され、パルス幅
T_Mのパルスを出力し、上記のパルスに対しT_M＞
T_N−T_C＞T_Pの関係に設定しておき、前記障害発
生時に於ける前記信号監視回路から前記選択回路
への切替えパルス送出において、前記切替えパル
ス列の最初の１個のパルスのみが送出され、引き
続く時間T_Mの間に発生する切替えパルスの送出
を禁止するようにしたことを特徴とする。

次に図面を用いて詳細に説明する。第１図は、
仮に信号監視回路を選択回路の出力側に設けよう
とした場合の問題点を説明するためのブロツク図
である。選択回路１２によりPCM信号などのｎ
個の入力信号線１１１〜１１ｎの１個が選択され
て出力線１３に出て、信号監視回路１４に加えら
れる。信号監視回路１４は、入力信号にする障害
の有無を検出し、制御線１５を通じて前記選択回
路１２へ切替情報を与える。第１図の動作を第２
図の具体例に基いて説明する。簡単のために、第
２図に於ける入力信号線の個数ｎを２個とする。

第２図に於て、２１１〜２１２は入力信号線
を、２２は選択回路を示す。選択回路２２は２本
の入力信号線の選択情報を与えるための１段のカ
ウンタ２２１と、カウンタ出力のデコード回路２
２２と、デコード回路出力により制御される２入
力の選択ゲート２２３で構成されている。２３は
選択回路２２の出力線を、２４は信号線監視回路
を、２５は切替情報を伝える制御線を示す。信号
監視回路２４は、出力線２３の正常、異常の検出
回路２４１と、制御線２５への切替情報送出を制
御するゲート回路２４より構成されている。

第５図は第２図の動作説明のためのタイミング
図である。５１は第２図の選択回路２２の出力線
２３に現れる入力信号の選択状態であり、N₁は
正常時の２１１の入力信号を、A₁は異常時の２
１１の入力信号を、N₂は正常時の２１２の入力
信号を選択している状態を表わす。５２は切替情
報送出の駆動パルス源CLKからの駆動パルスで、
周期T_P、パルス幅T_Cと仮定する。５３は検出回
路２４１の出力状態で、低レベルは出力線２３が
“正常”と判定している状態、高レベルは“異常”
と判定している状態を示す。ここでT_AおよびT_N
は、それぞれ検出回路２４１の異常発生時の判定
遅延時間、および正常復帰時の判定遅延時間で
T_N−T_C＞T_Pの関係にあると仮定する。５４は制
御線２５の切替情報を示す。

次に第２図の信号線選択回路の動作の説明をす
る。初期状態に於て第２図の出力線２３の状態５
１はN₁であると仮定する。即ち選択回路２２は
正常状態にある入力信号線２１１を選択してお
り、検出回路２４１の出力状態５３は低レベル即
ち“正常”を示している。時刻t₁に出力線２３の
状態５１はN₁からA₁に変化する。即ち入力線２
１１の状態が正常から異常に変化するが、検出回
路２４１は異常発生検出に対する判定遅延時間の
ため、T_Aだけ遅れて時刻T₂に“異常”と判定し、
出力状態５３は高レベルに変化する。次いで時刻
t₃に駆動パルス５２が到来して切替情報５４がゲ
ート回路２４２を通して制御線２５に出力され
る。この結果選択回路２２のカウンタ２２１が反
転し、デコード回路２２２を介して選択ゲート２
２３が切替えられ、出力線２３の状態５１はN₂、
即ち選択回路２２が正常な入力線２１２を選択し
ている状態になる。この時、検出回路２４１は正
常復帰検出に対する判定遅延時間のため、時刻t₃
の後も更にT_Nの間“異常”と判定し続け、検出
回路２４１の出力状態５３は高レベルを維持す
る。ここで前に仮定したようにT_N−T_C＞T_P（駆
動パルス源の周期）とすると、時刻T₄に再び切
替情報５４が作られ、選択回路２２が再切替えさ
れて、出力線２３の状態５１はA₁即ち異常な入
力線２１１を選択する状態に復帰する。検出回路
２４１は異常検出の判定遅延時間T_Aに拘わりな
く、“異常”と判定し続ける。

上記の説明のように、正常復帰の検出時の判定
遅延時間T_N（但しT_N−T_C＞T_PでT_Pは切替情報送
出の最短周期である）のため、検出回路２４１は
“異常”と判定した状態からの脱出が不可能にな
る。それに伴ない切替情報５４が以後も送出され
続け選択回路２２の選択状態はT_Pの周期で振動
する。

第３図は、本発明の実施例の示すブロツク図で
あり、信号監視回路３４の出力を抑圧するタイマ
ー回路３６が付加されている。第３図に於て、３
１１〜３１ｎは入力信号線を、３２は選択回路
を、３３は選択回路の出力線を、３５は選択回路
に加わる制御線を、３７はタイマー回路に起動す
るタイミングを知らせる起動線を、３８は信号監
視回路の出力を抑圧するタイマー回路の出力線を
示す。第３図の動作を第４図のタイミング図を参
照して説明する。ここでも第２図の場合と同様
に、入力信号線の個数ｎは２個と仮定しておく。

第４図に於て、４１１〜４１２は入力信号線
を、４２は選択回路を示す。選択回路４２の構成
は第２図の選択回路２２と同一である。４３は選
択回路４２の出力線を、４４は信号監視回路を、
４５は切替情報を伝える制御線を示す。信号監視
回路４４の構成は、第２図と比べるとタイマー回
路４６を起動する起動線４７への出力と、タイマ
ー回路４６の出力線４８からの入力が付加され、
検出回路４４１の出力を制御するゲート回路４４
２の入力部分が異なつている。

第６図は第４図の動作を説明するためのタイミ
ング図である。６１は第４図の選択回路４２の選
択状態を示し、N₁，A₁，N₂の意味は第５図の５
１と同様である。６２は切替情報送出の駆動パル
ス源CLKからの駆動パルスで、その周期をT_Pと
する。６３は検出回路４４１の出力状態で、低レ
ベルと高レベルの意味は、それぞれ第５図の５３
と同様である。６４は制御線４５へ出力される切
替情報である。６５はタイマー回路４６の出力線
４８へ出力されるパルスで、信号監視回路４４の
内部ゲート回路４４２の出力を制御して、低レベ
ルの時出力線４５への切替情報の送出を許可し、
高レベルの時抑圧するように動作する。

次に、第４図と第６図についてその動作を説明
する。初期状態に於て、第４図の出力線４３の状
態６１はN₁で、選択回路４２は正常状態にある
入力信号線４１１を選択しており、検出回路４４
１の出力状態６３は低レベルで“正常”を示して
いると仮定する。時刻t₁に入力線４１１が正常か
ら異常に変化し、出力線４３の状態６１はN₁か
らA₁に変化するが、検出回路４４１は異常発生
検出に対する判定遅延時間のため、T_Aだけ遅れ
て時刻t₂に“異常”と判定し、同時に出力状態６
３が高レベルに変化する。次に時刻t₃に駆動パル
ス６２が到来した時、タイマー回路４６の出力線
４８は低レベルにあり、ゲート回路４４２を通つ
て切替情報６４が制御線４５へ送出される。切替
情報６４の“立上り”で選択回路４２が切替えら
れ、出力線４３の状態６１はN₂、即ち選択回路
４２が正常な入力線４１２を選択している状態に
変化する。この切替情報６４は同時に起動線４７
を通つてタイマー回路４６にも伝えられ、パルス
の“立上り”の時刻t₄にモノマルチMMをトリガ
ーしてパルス幅T_Mのパルス６５が作られる。こ
のパルス６５はタイマー回路４６の出力線４８を
通つて信号監視回路４４のゲート回路４４２に加
えられ、駆動パルス６２の送出を禁止する。ここ
でT_M＞T_N−T_C＞T_Pの関係を仮定する。T_Cは駆
動パルス６２のパルス幅である。検出回路４４１
の出力状態６３は正常復帰検出の判定遅延T_Nの
ため時刻t₃から時刻t₆まで高レベル、即ち“異
常”との判定結果を保持する。一方タイマー回路
４６の出力線４８のパルス６５が時刻t₄から時刻
t₇まで保持されるため、時刻t₄から時刻t₇の間の
時刻t₅に到来する駆動パルス６２はゲート回路４
４２から制御線４５への送出を禁止される。時刻
t₇以後は検出回路の出力状態６３が判定遅延時間
T_Nを過ぎて低レベルになつているため、結局、
切替情報６４は時刻t₃に１回だけしか送出され
ず、第２図のような切替状態の振動は発生しな
い。

上記の作用が円滑に行われる条件を、もう一度
述べると、切替情報送出のための駆動パルス６２
のパルス幅T_C、周期T_P、検出回路４４１の正常
復帰時の判定遅延時間T_N、タイマー回路の出力
パルス幅T_Mに関して、T_M＞T_N−T_C＞T_Pの関係
に設定しなければならない。

尚、上述の説明に於ては、入力信号線の個数が
２個の場合を述べたが、一般にｎ個存在する場合
でも容易に拡張することができる。その場合は第
４図の選択回路４２の内部構成を以下のように修
正する必要がある。たとえば、カウンタ４２１は
通常のバイナリ・カウンタとして構成し、必要な
らばリセツト回路を付加して０からｎ−１の数値
をカウントできるようにする。デコード回路４２
２もそれに伴なつて、入力はカウンタのｍビツト
（ｍはlog₂n以上の最小の整数値）の出力、出力は
入力信号線の本数に相当するｎビツトで、カウン
タの数値に応じてｎ本のうち１本の出力のみが活
性化（高レベル）され、残りは非活性化（低レベ
ル）されるものに変更する。アンド・オア・ゲー
トで構成される選択ゲート４２３もアンド・ゲー
ト数をｎ個にオア・ゲートの入力をｎ入力に変更
する。

以上説明した様に、本発明では、信号監視回路
の入力と出力間の時間遅れに起因する誤つた制御
を防止するためのタイマー回路を１個導入するこ
とにより、従来、入力信号線の個数だけ必要であ
つた信号監視回路を、唯の１個に減少できる効果
がある。

【図面の簡単な説明】

第１図は仮想的な信号線切替回路を示すブロツ
ク図、第２図は第１図をさらに詳細に示す回路
図、第５図は第２図の動作を示すタイミング図で
ある。第３図は本発明の実施例のブロツク図、第
４図は第３図をさらに詳細に示す回路図、第６図
は第４図の動作を示すタイミング図である。 ４１１〜４１２…入力信号線、４２…選択回
路、４３…出力線、４４…信号監視回路、４５…
制御線、４６…タイマー回路、４７…起動線、４
８…出力線。

Claims (1)

【特許請求の範囲】
1. １ 複数個の入力信号線の中から１個を選択して
   出力信号とする選択回路と、該選択回路の出力側
   の障害の有無を監視する信号監視回路と、該信号
   監視回路により起動されるタイマー回路とを有
   し、前記信号監視回路は該出力信号の障害状態か
   ら正常状態への変化に対し検出遅延時間T_Nを有
   し、且つ障害状態検出中はパルス幅T_C、パルス
   送出周期T_Pである切替えパルスを出力し、前記
   タイマー回路は前記切替えパルスの後縁のタイミ
   ングで起動され、パルス幅T_Mのパルスを出力し、
   上記のパルスに対しT_M＞T_N−T_C＞T_Pの関係に設
   定しておき、前記障害発生時に於ける前記信号監
   視回路から前記選択回路への切替えパルス送出に
   おいて、前記切替えパルス列の最初の１個のパル
   スのみが送出され、引き続く時間T_Mの間に発生
   する切替えパルスの送出を禁止するようにしたこ
   とを特徴とする信号線選択回路。