JPS636966A - 画像アドレス発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、２ＮＸ２Ｎサイズの画像を記録または読み出
す際の画像アドレス発生装置に関する。

（従来の技術） 従来より画像を記録し保存する必要があることは言うま
でもないが、−旦保存した例えば医用画像を再現して診
断に供する場合、原画のサイズが大きければ大きい程−
枚の画像を転送して可視化するプロセスに時間を要し、
診断能を低下させていた。特に近年は一画素毎の階調デ
ータも１６ビツト程度で構成されるため、−枚分の画像
を転送し可視化する時間が増大していた。

−方、この時間を短縮するために画像圧縮技術が考えら
れているが、画像の情報徂を全く損失することなく圧縮
、復元を行うにしても高々３０％程度の圧縮にしかなら
ない。また、それ以上の圧縮を行う場合には画像の一部
が失われるの゛は避けられない。

（発明が解決しようとする問題点） 上述したように、情報ａをｔｍねない画像の圧縮率は高
々３０％にとどまり、画像を検索するのに必要な時間も
その程度にしか短縮できず、現状では画像検索を大幅に
短縮して診断能率を向上させることができなかった。

そこで、本発明の目的とするところは、いかなる画＠ナ
イズのものであっても高速に画像検索を行うことができ
るように、画像の記録または読みだしの際に画像アドレ
スを的確に発生することのできる簡易かつ安価な画像ア
ドレス発生装置を提供することにある。

［発明の構成］ （問題点を解決するための手段） 本発明の画像アドレス発生装置は、アドレス更新用のク
ロックを発するクロックジェネレータと、このクロック
をカウントし、そのビット出力をａｏ”ａ２Ｎ−１（ａ
ｏが最下位ビット、ａ２Ｎ−１が最上位ビット）とする
２進カウンタとを有し、前記２進カウンタのビット出力
の逆順を交互に取出して構成したアドレスａ２Ｎ−１，
２Ｎ−３，”’、ａ３　。

ａｌ　　（ａ２Ｎ−１がアドレスの最下位ビット、ａｌ
がアドレスの最上位ビット）及びアドレスａ２Ｎ−２゜
ａ２Ｎ−４，”’、ａ２　、ａＯ（ａ２Ｎ−２がアドレ
スの最下位ビット、ａｏがアドレスの最上位ビット）の
うちの、−方のアドレスを画像の水平アドレスとし、他
方のアドレスを画像の垂直アドレスとして発生すること
を特徴とするものである。

（作　用） 本発明は、画像を水平、垂直にそれぞれ２ｎ（ｎ　＜Ｎ
＞分割した分割領域毎に代表面素アドレスを発生し、以
降ｎを１づつ更新した２Ｎ＋１〜２Ｎの各分割毎に、過
去に指定されたアドレスを除いた代表面素アドレスを発
生する画像アドレス発生装置に用いることができる。こ
のアドレス発生とは、即ち、ｎ＝２とすれば、先ず、原
画を大きく水平２分割、垂直２分割、合計４分割したと
きの代表ピクセルの４点を選ぶ。次に原画を大きく水平
１分割、垂直４分割、計１６分割したときの代表ピクセ
ルで過去に記録していない残りの１２点を選ぶ。以降、
６４分割、２５６分割、・・・・・・。

２２Ｎ９割し、各分割領域毎の代表ピクセルのうち過去
に選出していないピクセルを発生するものである。

上述のような代表アドレスを発生させる場合、本発明の
ように２進カウンタのビット逆順を交互に取り出してこ
れを水平、垂直アドレスとすることで、上記の各分割領
域の左上隅の画素を代表アドレスとして容易に発生する
ことができる。

（実施例） 以下、本発明の一実施例について図面を参照して説明す
る。

先ず、本発明の前提となる画像記録方法について説明す
る。

この画（３）記録方法は、次の２つの骨子を前提にして
いる。

■−枚の画像を記録するデータ数は、画素サイズが２Ｎ
Ｘ２Ｎの画像であれば、２２Ｎ個のデータをどういう順
番で記録してもその記録の順番か分っていれば全く完全
に再現できるはずでおる。

■１画素を構成する階調データのビット列が分割されて
記録されていても、何ら差しつかえなく、最終的に全ビ
ット列が記録されれば画像を完全に。

再現することができる。

このため、本実施例では、一画素を構成する階調データ
を所定数に分割し、最上位ピッ１〜を含む第１ビット列
についである順番にしたがって記録を行い、第１ビット
列についての全画素の記録が終了した後に第１ビット列
以降の下位ビット列の階調データについて記録するよう
にしている。

また、各ビット列の記録の順番は、画像を水平。

垂直にそれぞれ２ｎ　　（ｎ＜Ｎ）分割した分ｖ１領域
毎に代表面素アドレスを発生し、以降ｎを１づつ更新し
た２°＋１〜２Ｎの名分と］毎に、過去に指定されたア
ドレスを除いた代表面素アドレスを発生している。

即ち、ｎ＝１とすれば、先ず、原画を大ぎく水平２分割
、垂直２分割、合計４分割したときの代表ピクセルの４
点を選ぶ。次に原画を大きく水平４分割、垂直４分割、
計１６分ｖｊシたときの代表ピクセルで過去に記録して
いない残りの１２点を選フ。以降、６４分割、２５６分
ｉ１Ｌ　・、２２Ｎ分割し、各分割領域毎に代表ピクセ
ルを選出し、このうち過去に記録していないピクセルを
選んで記録を行う。

このような記録を行うことで、画像検索が非常に迅速か
つ簡易に行うことができる。即ち、画像表示の際に最初
の２２ｋ（ｋ＜Ｎ＞のデータを読み出すことで、階調デ
ータのうちの上位の第１ビット列のデータだけの、かつ
、画像が空間的に相な状態ではおるが、読み出しデータ
が非常に少ないため高速に画像の検索を行うことができ
る。尚、画像の記録順は異なっているが、データ自体は
損うことなく全データが記録しであるため、検索終了後
に精度の高い画像を得るためには下位ビット列をも含ん
だ全階調データを全画素について読み出して表示すれば
よい。

第３図に２次元アドレスを示しているが、これは従来用
いられているものと全く同様で必り、単に水平アドレス
をＯ〜２Ｎ−１垂直アドレスをＯ〜２Ｎ−１のアドレス
として割り付けたに過ぎない。これを基本的な画像のア
ドレスとしたとき、本実施例で与えられる外部記録装置
への順番の一部を第２図（ａ）〜第２図（Ｃ）に示す。

これは次の法則により順番が与えられる。

■原画を大きく水平２分割、垂直２分割、合計４分割し
たときの代表ピクセル（例えば左上隅点のピクセル）の
４点を選ぶ。

■次に原画を大きく水平４分割、垂直４分割。

計１６分割したときの代表ピクセルで■で記録していな
い残りの１２点を選ぶ。

■以下、水平２ｎ　　（ｎ＝’ｌ、２．　・Ｎ）、垂直
２ｎ　　（ｎ＝１．２．・・・Ｎ）分割したときの代表
ピクセルで過去のプロセスで記録していない残りの２（
ｎ−１） 点、（２２ｎ−２）点を選ぶ。

このようにして記録された画像データは第３図で示した
アドレス記録で説明すれば第４図に示したような状態で
順番に書き込まれる。第４図は外部記録袋装置の１次元
メモリに古き込まれる順番と対応する第３図上の画像ア
ドレスの例を示す。

このようにして占き込まれたデータは、次の性質を持っ
ている。

■データを最初から４ヶ使って画像を構成すれば原画を
４ピクセル、つまり２×２ピクセル像で粗く構成したも
のになる。換言すれば２ＮＸ２Ｎ２Ｎ　　　　　　　　
　　　２（Ｎ−１）（＝２　）ピクセル像を１／２　　
　に圧縮したものとなっている。

■データを最初から１６ケ使って画像を構成すれば、原
画を１６ビクセル、つまり４Ｘ４ピクセル像で粗く構成
したものになる。

■データを最初から２２にケ使って画像を構成すれば、
原画を２２にピクセル、つまり２ｋｘ２にピクセル像で
構成したものになる。

■に＝Ｎのときには全く原画像を損失なく再構成したも
のになる。

第４図の１次元データ列はディスクヤＭＴなとの外部記
録様式を示しているが、画像を検索する際にはｋを小さ
く選び２に×２に個のデータだけを読み出して画像を構
成することができ、非常に高速な検索ができる。−方、
検素後、原画の精度に画象溝成ピクセルを増加すべぎ際
には、残りのデータを追加して画像を構成すればよく、
この場合には高精度の画像表示ができる。

ざらに、前述の記録を行う際、ある一画素を構成する階
調データのビット列をいくつかに分割し、ＭＳＢ（最上
位ビット）を含む分割データ（第１ビット列）をまず全
画素にわたって記録する。全画素についての第１ビット
列に関するデータの記録を終了すれば、残りの分Ｖ］デ
ータのうちの中での上位の第２ビット列について同様に
記録する。

この記録をくりかえして全画素を構成する全ビットデー
タを記録する。このように記録された記録装置から最初
の２２に個のデータを取り出し、画像を構成すれば、空
間的にも粗く、また濃度的に対しても粗い画像が構成さ
れ、表示されることになるが、検索用として充分な精度
を与えるようにｋの決定と階調データの分＾７ｊ数の決
定を行えば、高速に画像を検索することができ、より一
層の診断効率が与えられる。

尚、データ分υｊの方法としては、例えば１６ビツトで
構成された一画素を一般のＤ／Ａコンバータのビット精
度である８ビツトと８ビツトに分割し、記録することな
どが考えられ。この場合は、上位８ビツト（第１ビット
列）のみで構成される画像は大まかな画像の片鱗を与え
るが、検索用画像としては十分の精度を与える場合も多
い。分割。

の例を第５図に示す。第５図のＤＭＳＢ　（上位の第１
ビット列データ）をまず最初に記録し、ＤＬ３Ｂ（下位
の第２ビット列データ）をＤＭＳＢの全画素記録後、全
画素にわたって記録する。

画像を精度よく表示する際には上位８ビツトについて全
画素を構成した後さらに下位８ビツトを読み込み両者を
１６ビツトデータとして再現し構成し表示すればよい。

〈画像記録、読み出しの際のアドレス発生回路〉外部記
録装置にデータを書き込み、読み出しをする順番は前述
したが、２次元メモリには順番通りにアドレスを与える
必要があり、以下その方式について述べる。

２ＮＸ２Ｎサイズの画像の全ピクセルをアクセスするた
めには、Ｏから順にインクリメントしながら２ＮＸ２Ｎ
−１になるまで順次繰り返して順番をまず与えることが
必要である。これは通常のカウンタ等で容易に実現でき
るが、この順番を構成する各ビット（合計で２・Ｎビッ
トとなる）を次のように分割して画像の水平、垂直アド
レスを作成する。

■第６図（ａ）に示すように２・ＮビットのうちのＭＳ
ＢからＬＳＢに向ってビット番号を、ａ２Ｎ−１＃ａ２
Ｎ−２＝　””、ａ２　、ａｌ　、　ａｏとする。

■第６図（ｂ）に示すように、水平アドレスをａｏ　、
　ａ２　、　ａ４　、　”’、　８２Ｎ−２とする（但
しａＯを水平アドレスＭＳＢとする）。

■第６図（Ｃ）に示すように、垂直アドレスをａｌ、ａ
３．ａ５．・・・、ａ２Ｎ−１とする（但しａｌを垂直
アドレスＭＳＢとする）。

つまり、第６図（ａ）〜（Ｃ）に示すように、カウンタ
出力の順番に対応して水平、垂直アドレスはあたかもビ
ット逆順を１つあきに取り出して与えられる様式で出力
される。このようなアドレスを画像に順番に与えれば、
外部記録装置には前述のデータ記録順番で記録される。

第１図に本発明の一実施例であるアドレス発生回路の構
成例を示す。

同図において、前述した記録方法により記録された画像
は、外部画像記録装置８内にある。そして、この外部画
像記録装置８の画像は、外部記録装置コントローラ１０
の制御によって画像データバッファ７を介して画像メモ
リ６に古き込まれ、表示に供されることになる。

この画像メモリ６に画像を書き込むためのアドレス発生
回路の基本は２進カウンタ３である。このカウンタ３の
ｈ１数クロックは基本クロックジェネレータ１から与え
られ、画像メモリ６のアドレス更新のタイミングを与え
る。またこのカウンタ３のリセットコントロールは後述
の表示タイミングコントローラ２で画像表示切換えのタ
イミングに対応して与えられる。２進カウンタ３の出力
は第６図に示す如く〜１３Ｂ−＋ＬＳＢのビット逆順が
とられざらに１つあきに水平アドレスバッファ４−１及
び垂直アドレスバッファ４−２に送られる。

外部記録装置８からの読み出しの際にはセレクタ５で水
平、垂直アドレスバッファ４−１．４−２の出力が選択
されて画像メモリ６に送られる。この結果、画像メモリ
６には前述した第６図（ｂ）。

（Ｃ）に示すようなアドレスが与えられることになる。

このように、各分割領域毎に左上隅の代表アドレスを発
生させるのに、本実施例装置のように２進カウンタ３の
ビット逆順を交互に取り出すことで容易に実現すること
ができ、かつ何らの演算も要しないので構成が簡易であ
り、安斬に実現することができる。尚、第６図（ｂ）に
示すアドレスを垂直アドレスとし、第６図（Ｃ）に示す
アドレスを水平アドレスとして用いても、各分割領域内
での代表アドレスの指定順のみが異なるだけであり、こ
の場合にも同様に各分割領域毎に左上隅の代表アドレス
を発生することができる。

前記画像メモリ６はデータバッファ７を介して外部記録
装＠８とデータの転送を行うが、画像メモリ６の内容を
表示する際には、表示アドレス発生器９−１の出力をセ
レクタ５で選択し、表示用の高速なアドレスを画像メモ
リ６に与え、＠像メモリ６のデータ出力は表示装置９に
送られ、ＣＲＴなどに表示される。

〈外部記録装置からのデータ読み出し個数を与えるコン
トローラ〉 前述のアドレス発生方式とデータ分割方式によって外部
記録装置に画像データを書き込み、読み出し時のデータ
個数を２ｋＸ２ｋ　（ｋ＜Ｎ＞とすることで、データ読
み出し個数すなわち読み出し時間を短縮して高速に検索
用画像を表示する際に、タイミングコントローラが必要
となる。

このようなコントロールは第１図に示す表示タイミング
コントローラ２で行われ、この表示タイミングコクトロ
ーラ２の具体的構成例を第７図に示す。

同図において、ボリューム２−１１画像読み出し個数決
定回路２−２は、読み出し個数設定部を構成するもので
おる。

検索スピードを調節する前記ボリューム２−１の出力信
号は外部記録装置８からのデータ読み出し個数２２に個
のｋを決定する。例えばボリューム２−１の出力信号が
大きければｋを大きく運び、検索画像の精度を向上させ
て表示させるように動作する。ボリューム出力信号によ
り、前記画像読み出し個数決定回路２−２でデータ読み
出し個数が決定されれば、外部記録装置８に記録された
画像の先頭から読み出しを開始するように、前記外部記
録コントローラ１０より読み出し開始信号を送る。外部
記録装置８から読み出されたデータは与えられた個数だ
け前述の画像アドレスに従って画像メモリに書き込まれ
る。画像メモリ６への書き込みが終了すれば、その時点
から次に到達する表示装置の垂直同期信号（後述するビ
デオコントローラ２−３より出力される）から画像メモ
リ６の読み出しを表示用アドレスに従って開始する。

第７図の実施例にしたがって表示用コントロールをざら
に詳しくを説明すると、オペレータが操作するこのでき
るボリューム２−１の電圧は画像読み出し個数決定回路
２−２に送られ、電圧レベルに応じた画像の個数２２ｋ
を決める。この個数は外部記録装置コントローラ１０に
送られＭＴやディスク等の外部画像記録装置８の読み出
し個数を与える。外部記録装置８の読み出しの開始はビ
デオコントローラ２−３の出力するビデオ垂直同期信号
Ｖ　−Ｓ　Ｙ　Ｎ　Ｃに従って決められるが、外部記録
装置８から画像メモリ６へのデータの転送が終了すれば
外部記録装置コントローラ１０はビデオコントローラ２
−３に終了信＠　Ｅ　Ｎ　Ｄを送る。また、ビデオコン
トローラ２−３の出力するビデオ垂直同期信＠Ｖ−８Ｙ
ＮＣをリセット信号とし、ピクセル単位の表示クロック
ＰＩＸＣＬＫを計数クロックとする。

表示用アドレスカウンタ２−５の出力信号である表示用
画像水平アドレスＨＡＤＲ及び表示用垂直アドレスＶＡ
ＤＲが画像メモリ６に与えられる。

第１図に示すセレクタ５は画像メモリに与えるアドレス
が外部記録装置８との転送用のものかもしくは表示用の
ものかを選択する動作を行うが、このセレクト信号はビ
デオコントローラ２−３に入力される転送終了信＠ＥＮ
Ｄの次の垂直間＋ＵＪ信号に同期して表示用アドレスを
選択するように出力される。表示装置９に１フレ一ム時
間で転送が終了すればさらに次の画像データを外部記録
装置８から読み出すべくセレクタ５のセレクト信号は外
部記録装置８の読み出しアドレスであるカウンタ３の出
力アドレスに選択を切り換える。アドレスカウンタ３の
リセット信号は垂直同期信号Ｖ−３ＹＨＣからリセット
信号発生器２−４で作成され、画像メモリの内容を表示
装置９に転送し尽した後画像メモリ６が空の状態になっ
た後の直後の垂直同期信号がそのために使用される。

尚、画像メモリ６を２枚用いてダブルバッファとして有
することにより、表示装置に対する転送時間（１フレー
ム）を短縮できることは言うまでもないことであり、こ
の場合にはセレクタ５をディストリビュータに置換し、
外部記録装置８の読み出しアドレスと表示用アドレスを
交互に２枚に与えることにより実施することができる。

また外部記録コントローラ１０は、与えられた画像読み
出し個数を読み出しだ後直ちに次の画像の先頭になるま
で間のデータを読み飛ばす動作を行う。

〈欠損したデータを補う表示アドレス発生回路〉外部記
録装置から順にデータを２２に個（ｋ＜Ｎ＞読み出して
画像を構成すれば、空間的には粗であるから、表示装置
９に通常持たれている表示メモリに格納するためには空
間的な補間回路を必要とする。例えば外部記録装置８か
ら６４Ｘ６４個のデータを呼んで画像を構成し、５１２
Ｘ５１２サイズの表示メモリに書き込むには、水平、垂
直方向とともに８倍拡大（補間）をする必要がある。

まず、簡単に補間する手段を説明する。

外部記録装置８から読み出した２２に個のデータが格納
終了した後、前述の表示用タイミングコントローラ２か
ら出力される表示アドレスが画像メモリ６に与えられる
が、このアドレスは、モニタの操作信号に合せて水平２
に個のアドレス、垂直２に個のアドレスを順次出力する
。しかし、画像メモリ内の水平ライン上にはＯから２８
−に個毎にしかデータを書き込んでいないため、従って
水平アドレスＮビットのうちＭＳ８からｋ（固だけ与え
、残りのＮ−に個のビットはすべてＯ′に置換して画像
メモリの実効表示水平アドレスとすればよい。また垂直
アドレスに対しても同様である。

この実効アドレスを与えられれば画像上の画素で外部記
録装置８から読み込まれていない部分のデータ（欠損デ
ータと以下称する）は、その近くの実際に読み込まれた
データに置換されることになる。厳密に表現すれば実際
に読み込まれた２２に個のデータ値を繰り返しくそれぞ
れ水平に２Ｎ−ｋ。

垂直に２Ｎ−８回ずつ）読み出して欠損データを補うこ
とになる。

第８図に実効表示アドレスの発生回路例を示す。

第８図記載の表示アドレス発生回路は第７図記載の表示
用アドレスカウンタ２−５のさらに詳細な構成を示した
ものである。水平アドレスカウンタ２−５−１．垂直ア
ドレスカウンタ２−５−２の出力はアドレスビットセレ
クタ（水平用２−５−３．垂直用２−５−４＞に送られ
、それぞれ上記にビットが選択され、残りの下位Ｎ、−
にビットはＯ′で置き換えられて画像に送られＨＡＤＲ
。

ＶＡＤＲとなる。その選択信号ＢＩＴＳＥＬは、第７図
記載のビデオコントローラ２−３から受は取ってもよく
、また画像読み出し個数決定回路２−２から情報を受は
取ってもよいが、要は、現在画像メモリに書き込まれて
いるデータ個数２２ｋを与えるｋが与えられればよいの
である。

本実施例による補間は、データの実際上の演算を行うこ
となく単にアドレス操作だけで高速に表示装置にデータ
を転送できる特徴を有している。

［発明の効果］ 以上説明したように本発明によれば、原画像を水平、垂
直にそれぞれ２ｎ、２°＋１．・・・　２Ｎと順次分割
し、各分割領域毎に代表面素アドレスを発生する場合に
、２進カウンタのビット出力のビット逆順を交互に取り
出し、これを水平、垂直アドレスとすることで、何らの
演算も要せずに簡易に各分割領域の左上隅に代表面素ア
ドレスを発生することができる。　　６

【図面の簡単な説明】

第１図は本発明装置の全体構成を示すブロック図、第２
図（ａ）〜（Ｃ）は本実施例の画像記録方法におけるア
ドレス指定を説明するための概略説明図、第３図は２次
元画像の画素アドレスを示す概略説明図、第４図は外部
記録装置に書きこむためのアドレスの順番を示す概略説
明図、第５図は一画素を構成するデータビットを上位ビ
ット。 下位ビットに２分割した例を示す概略説明図、第６図（
ａ）〜（Ｃ）はカウンタ出力、水平、垂直アドレスを示
す概略説明図、第７図は表示タイミングコントローラの
詳細を説明するブロック図、第８図は表示用アドレスカ
ウンタの詳細を示すブロック図である。 １・・・クロックジェネレータ、 ３・・・２進カウンタ、ａＯ””’２Ｎ−１ビット出力
。 第７図°−パ

Claims (1)

【特許請求の範囲】
1. アドレス更新用のクロックを発するクロックジェネレー
   タと、このクロックをカウントし、そのビット出力をａ
   ０〜ａ＿２＿Ｎ＿−＿１（ａ０が最下位ビット、ａ２Ｎ
   −１が最上位ビット）とする２進カウンタとを有し、前
   記２進カウンタのビット出力の逆順を交互に取り出して
   構成したアドレスａ２Ｎ−１、ａ＿２＿Ｎ＿−＿３、・
   ・・、ａ＿３、ａ＿１（ａ＿２＿Ｎ＿−＿１がアドレス
   の最下位ビット、ａ＿１がアドレスの最上位ビット）及
   びアドレスａ＿２＿Ｎ＿−＿２、ａ＿２＿Ｎ＿−＿４、
   ・・・、ａ＿２、ａ＿０（ａ＿２＿Ｎ＿−＿２がアドレ
   スの最下位ビット、ａ＿０がアドレスの最上位ビット）
   のうちの、一方のアドレスを画像の水平アドレスとし、
   他方のアドレスを画像の垂直アドレスとして発生するこ
   とを特徴とする画像アドレス発生装置。