JPS6368956A - バス優先順位決定回路 - Google Patents
バス優先順位決定回路Info
- Publication number
- JPS6368956A JPS6368956A JP21435686A JP21435686A JPS6368956A JP S6368956 A JPS6368956 A JP S6368956A JP 21435686 A JP21435686 A JP 21435686A JP 21435686 A JP21435686 A JP 21435686A JP S6368956 A JPS6368956 A JP S6368956A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- master
- request
- given
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000012913 prioritisation Methods 0.000 description 2
- 101100524644 Toxoplasma gondii ROM4 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要］
マルチマスタシステム構成の装置においては、複数のバ
スマスタから同時にバス使用要求が上がったとき、どの
バスマスタにバスの使用権を与えるかを決定制御する回
路が不可欠である。
スマスタから同時にバス使用要求が上がったとき、どの
バスマスタにバスの使用権を与えるかを決定制御する回
路が不可欠である。
従来このような回路として、予めバスマスタごとに優先
順位を定めておいて、同時に複数の使用要求が存在する
とき最も優先順位の高いものにバスの使用権を与える方
式のものと、一旦、バスの使用権が与えられたバスマス
タは次にはバス使用の優先権が最も低くなるごとく制御
してバス使用の均等化を図る方式のものとがあったが、
システムの性質によって、前者においては優先順位の低
いバスマスタがバスを使用できる機会が極端に少なくな
って処理上の不都合を生ずることがあるという問題点が
あり、後者においては、特に頻繁にバスを使用して緊急
度の高い処理を行なう必要のあるバスマスタの動作が阻
害されるため不都合を生ずるという問題点があった。本
発明はこのような従来の問題点を解決するため、特定の
優先度の高いバスマスタに対しては優先的にバスの使用
権を与え、その他のバスマスタには均等にバスの使用権
を与えるバスの使用制御に係る回路の構成について開示
している。
順位を定めておいて、同時に複数の使用要求が存在する
とき最も優先順位の高いものにバスの使用権を与える方
式のものと、一旦、バスの使用権が与えられたバスマス
タは次にはバス使用の優先権が最も低くなるごとく制御
してバス使用の均等化を図る方式のものとがあったが、
システムの性質によって、前者においては優先順位の低
いバスマスタがバスを使用できる機会が極端に少なくな
って処理上の不都合を生ずることがあるという問題点が
あり、後者においては、特に頻繁にバスを使用して緊急
度の高い処理を行なう必要のあるバスマスタの動作が阻
害されるため不都合を生ずるという問題点があった。本
発明はこのような従来の問題点を解決するため、特定の
優先度の高いバスマスタに対しては優先的にバスの使用
権を与え、その他のバスマスタには均等にバスの使用権
を与えるバスの使用制御に係る回路の構成について開示
している。
［産業上の利用分野］
本発明は複数のプロセッサがシステムバスを共有して処
理を行なうごとく構成されたマルチマスタシステムにお
けるバスの制御に関するものであって、特に、複数のバ
スマスタからバスの使用要求があったとき、いずれのバ
スマスタに優先的にバスの使用権を与えるかを決定する
回路に係る。
理を行なうごとく構成されたマルチマスタシステムにお
けるバスの制御に関するものであって、特に、複数のバ
スマスタからバスの使用要求があったとき、いずれのバ
スマスタに優先的にバスの使用権を与えるかを決定する
回路に係る。
［従来の技術］
マルチマスタシステム構成の装置において、複数のバス
マスタから同時にバス使用要求が上がったとき、どのバ
スマスタにバスの使用権を与えるかを決定するためのバ
ス優先順位決定回路は、マルチマスタシステムの中にあ
って、第２図に示すごとき位置に存在する。
マスタから同時にバス使用要求が上がったとき、どのバ
スマスタにバスの使用権を与えるかを決定するためのバ
ス優先順位決定回路は、マルチマスタシステムの中にあ
って、第２図に示すごとき位置に存在する。
第２図において、５０−１〜５０−ｎはそれぞれプロセ
ッサ１〜プロセツサ輸を、５１−１〜５１−ｎはそれぞ
れバスアービター１〜バスアービター輸を、５２−１〜
５２−ｎはそれぞれアドレスドライバー０〜アドレスド
ライバー醜を表しており、５３はバス優先順位決定回路
、５４はシステムバスを表している。また、Ａ−１〜Ａ
−ｎで示される信号はバス使用要求信号を、Ｂ−１〜
Ｂ−ｎで示される信号はバス使用許可信号を表している
。
ッサ１〜プロセツサ輸を、５１−１〜５１−ｎはそれぞ
れバスアービター１〜バスアービター輸を、５２−１〜
５２−ｎはそれぞれアドレスドライバー０〜アドレスド
ライバー醜を表しており、５３はバス優先順位決定回路
、５４はシステムバスを表している。また、Ａ−１〜Ａ
−ｎで示される信号はバス使用要求信号を、Ｂ−１〜
Ｂ−ｎで示される信号はバス使用許可信号を表している
。
バスマスターであるプロセッサ５０−１〜５０−ｎがシ
ステムバス５４を使用してデータの転送を行なう必要を
生ずるとそれぞれのバスアービター５１−１〜５１−ｎ
はバス優先順位決定回路５３に対してバス使用要求信号
Ａ−１〜Ａ −ｎを発出する。バス優先順位決定回路５
３は、その中から最も優先順位の高いものを選んで、該
当するバスアービターにバス使用許可信号（Ｂ−１〜Ｂ
−ｎの中のいずれか１つ）を発出、バスを使用してもよ
い旨を伝える。
ステムバス５４を使用してデータの転送を行なう必要を
生ずるとそれぞれのバスアービター５１−１〜５１−ｎ
はバス優先順位決定回路５３に対してバス使用要求信号
Ａ−１〜Ａ −ｎを発出する。バス優先順位決定回路５
３は、その中から最も優先順位の高いものを選んで、該
当するバスアービターにバス使用許可信号（Ｂ−１〜Ｂ
−ｎの中のいずれか１つ）を発出、バスを使用してもよ
い旨を伝える。
このようなバス優先順位決定回路として、従来、パラレ
ル優先順位決定回路とローテート優先順位決定回路とが
あった。
ル優先順位決定回路とローテート優先順位決定回路とが
あった。
第３図は従来のバス優先順位決定回路の構成を示すブロ
ック図であって、（ａ）がパラレル優先順位決定回路を
示しており、（ｂ）がローテート優先順位決定回路を示
している。
ック図であって、（ａ）がパラレル優先順位決定回路を
示しており、（ｂ）がローテート優先順位決定回路を示
している。
（ａ）に示すパラレル優先順位決定回路は、プライオリ
ティエンコーダ５５により、バス要求をしているバスマ
スタの中で一番優先順位の高いバスマスタのエンコード
信号を出し、それをデコーダ５６でデコードした信号に
よりバス使用許可信号（＊ＢＰＲＮ）を出力する。なお
バス要求が１つもない時はＧＳ信号がパハイ゛’（Ｈｉ
ｇｈ）となりデコーダ出力は全て“ハイ”となる。 （
ｂ）に示すローテート優先順位回路はバス使用許可を与
えられたバスマスタのエンコード信号によりＤフリフロ
ップ５８とＲＯＭ５７を通してそのバスマスタより優先
順位の高いバスマスタからのバス要求信号をマスクする
ことにより順々に優先順位の低いバスマスタにバスの使
用許可を与えるようにしている。なお、バス要求が１つ
もない時もしくは最低の優先順位のバスマスタが使用し
た時は、全てのマスクが解除される。
ティエンコーダ５５により、バス要求をしているバスマ
スタの中で一番優先順位の高いバスマスタのエンコード
信号を出し、それをデコーダ５６でデコードした信号に
よりバス使用許可信号（＊ＢＰＲＮ）を出力する。なお
バス要求が１つもない時はＧＳ信号がパハイ゛’（Ｈｉ
ｇｈ）となりデコーダ出力は全て“ハイ”となる。 （
ｂ）に示すローテート優先順位回路はバス使用許可を与
えられたバスマスタのエンコード信号によりＤフリフロ
ップ５８とＲＯＭ５７を通してそのバスマスタより優先
順位の高いバスマスタからのバス要求信号をマスクする
ことにより順々に優先順位の低いバスマスタにバスの使
用許可を与えるようにしている。なお、バス要求が１つ
もない時もしくは最低の優先順位のバスマスタが使用し
た時は、全てのマスクが解除される。
［発明が解決しようとする問題点］
上述したような従来のバス優先順位決定回路の内、前者
のパラレル優先順位決定回路においては、優先順位の高
いいくつかのバスマスタによってシステムバスが頻繁に
使用されるようなときには、優先順位の低いバスマスタ
がシステムバスを利用できる機会が極端に少なくなり、
要求をだしても長時間時たされることが多いという問題
点があった。
のパラレル優先順位決定回路においては、優先順位の高
いいくつかのバスマスタによってシステムバスが頻繁に
使用されるようなときには、優先順位の低いバスマスタ
がシステムバスを利用できる機会が極端に少なくなり、
要求をだしても長時間時たされることが多いという問題
点があった。
また、後者のローテート優先順位決定回路では、優先順
位の低いバスマスタであってもシステムバスを使用する
機会を公平に与えられるという利点があるものの、バス
アクセスのサイクル時間が長くなり、また緊急性を要す
る場合であってもそれが優先されることはないから、例
えば、バスマスタがビデオカメラからの映像信号をシス
テムバスを経由してメモリに書き込むような場合にビデ
オデータを喪失してしまう恐れがあるというような問題
点があった。
位の低いバスマスタであってもシステムバスを使用する
機会を公平に与えられるという利点があるものの、バス
アクセスのサイクル時間が長くなり、また緊急性を要す
る場合であってもそれが優先されることはないから、例
えば、バスマスタがビデオカメラからの映像信号をシス
テムバスを経由してメモリに書き込むような場合にビデ
オデータを喪失してしまう恐れがあるというような問題
点があった。
本発明はこのような従来の問題点に鑑み、緊急性を有す
る処理を行なう少なくとも１つのバスマスタには優先的
に使用権を与えるとともに、その他のバスマスクには均
等にバスの使用権を与えることの可能なバス優先順位決
定回路を提供することを目的としている。
る処理を行なう少なくとも１つのバスマスタには優先的
に使用権を与えるとともに、その他のバスマスクには均
等にバスの使用権を与えることの可能なバス優先順位決
定回路を提供することを目的としている。
［問題点を解決するための手段］
本発明によれば、上述した目的は前記特許請求の範囲に
記載のとおり、システムバスを共有するマルチマスタシ
ステム構成の装置において、複数のバスマスタからバス
使用要求があるとき、いずれのバスマスタにバスの使用
権を与えるかを決定する回路であって、複数のバスマス
タの内の少すくとも１つのバスマスタについては常に該
バスマスタに固定的に与えられているバス使用に係る優
先順位に従ってバスの使用権を与え、その他のバスマス
タについては、一旦バス使用権を得てバスを使用したバ
スマスタが最も優先順位が低くなるごとく制御する手段
を設けたことを特徴とするバス優先順位決定回路により
達成される。
記載のとおり、システムバスを共有するマルチマスタシ
ステム構成の装置において、複数のバスマスタからバス
使用要求があるとき、いずれのバスマスタにバスの使用
権を与えるかを決定する回路であって、複数のバスマス
タの内の少すくとも１つのバスマスタについては常に該
バスマスタに固定的に与えられているバス使用に係る優
先順位に従ってバスの使用権を与え、その他のバスマス
タについては、一旦バス使用権を得てバスを使用したバ
スマスタが最も優先順位が低くなるごとく制御する手段
を設けたことを特徴とするバス優先順位決定回路により
達成される。
［実 施 例］
第１図は本発明の１実施例のブロック図であって、１は
プライオリティエンコーダ、２はデコーダ、３はＤフリ
ップフロップ、４はＲＯＭ（リードオンリーメモリ）を
表している。また、＊ＢＲＥＱＯ〜＊ＢＲＦ、Ｑ７はそ
れぞれバスマスタである各プロセッサのバスアービター
から送られてくるバス使用要求信号の信号名称であり、
＊ＢＰＲＮＯ−＊ＢＰＲＮ７は、バスの使用を許可する
プロセッサのバスアービターに渇されるバス使用許可信
号の信号名称である。
プライオリティエンコーダ、２はデコーダ、３はＤフリ
ップフロップ、４はＲＯＭ（リードオンリーメモリ）を
表している。また、＊ＢＲＥＱＯ〜＊ＢＲＦ、Ｑ７はそ
れぞれバスマスタである各プロセッサのバスアービター
から送られてくるバス使用要求信号の信号名称であり、
＊ＢＰＲＮＯ−＊ＢＰＲＮ７は、バスの使用を許可する
プロセッサのバスアービターに渇されるバス使用許可信
号の信号名称である。
第１図において、バス使用要求＊ＢＲＥＱＯ〜＊ＢＲＥ
Ｑ３については、パラレル優先順位方式によってバス使
用権を与えるバスマスクが決定され、一方、バス使用要
求＊ＢＲＥＱ４〜＊ＢＲＥＱ７についてはローステート
優先順位方式によってバス使用権を与えるバスマスタが
決定される。バス使用要求＊ＢＲＥＱＯ〜＊ＢＲＥＱ３
の群と、＊ＢＲＥＱ４〜＊ＢＲＥＱ７の群との間では＊
ＢＲＥＱＯ〜＊ＢＲＥＱ３の群が優先される。
Ｑ３については、パラレル優先順位方式によってバス使
用権を与えるバスマスクが決定され、一方、バス使用要
求＊ＢＲＥＱ４〜＊ＢＲＥＱ７についてはローステート
優先順位方式によってバス使用権を与えるバスマスタが
決定される。バス使用要求＊ＢＲＥＱＯ〜＊ＢＲＥＱ３
の群と、＊ＢＲＥＱ４〜＊ＢＲＥＱ７の群との間では＊
ＢＲＥＱＯ〜＊ＢＲＥＱ３の群が優先される。
すなわち、バス使用要求＊ＢＲＥＱＯ〜＊ＢＲＥＱ３の
内のバス使用要求が出ているものの中で、一番優先順位
の高いものに対してバス使用許可が与えられる。
内のバス使用要求が出ているものの中で、一番優先順位
の高いものに対してバス使用許可が与えられる。
もし、＊ＢＲＥＱＯ〜＊ＢＲＥＱ３のいずれもアクティ
ブになっていない（要求が出ていない）ときにはバス使
用要求＊ＢＲＥＱ４〜＊ＢＲＥＱ７の内の最も優先順位
の高いものに対して許可が与えられる。そして、これに
より＊ＢＲＥＱ４〜＊ＢＲＥＱ７の中で、バス使用権を
得たバスマスタの優先順位以上の優先順位を有するバス
マスタのバス使用要求信号はマスクされる。そして、最
低順位のバスマスタのバス使用要求が受は付けられるか
、もしくは総てのバス使用要求がなくなると全マスクが
解除される。
ブになっていない（要求が出ていない）ときにはバス使
用要求＊ＢＲＥＱ４〜＊ＢＲＥＱ７の内の最も優先順位
の高いものに対して許可が与えられる。そして、これに
より＊ＢＲＥＱ４〜＊ＢＲＥＱ７の中で、バス使用権を
得たバスマスタの優先順位以上の優先順位を有するバス
マスタのバス使用要求信号はマスクされる。そして、最
低順位のバスマスタのバス使用要求が受は付けられるか
、もしくは総てのバス使用要求がなくなると全マスクが
解除される。
このような制御の結果、＊ＢＲＥＱＯ〜＊ＢＲＥｉ、Ｑ
３の内のいずれかのバス使用要求が出ているときは、そ
れらが優先的に受は付けられ、これらのバス使用要求が
出ていないときに＊ＢＲＥＱ４〜＊ＢＲＥＱ７の間で優
先順位が順次入れ替わるようになる。
３の内のいずれかのバス使用要求が出ているときは、そ
れらが優先的に受は付けられ、これらのバス使用要求が
出ていないときに＊ＢＲＥＱ４〜＊ＢＲＥＱ７の間で優
先順位が順次入れ替わるようになる。
上述した、バス使用要求の優先度を調整するためのマス
ク信号は第１図に示すようにＲＯＭ４から与えられる。
ク信号は第１図に示すようにＲＯＭ４から与えられる。
すなわちＲＯＭ４はプライオリティエンコーダ１の出力
（どのバスマスタにバス使用権が与えられたかの情報）
をアドレス値として、これに応じたパターンのマスクデ
ータを出力し、これによって該当するバス使用要求信号
をマスクする。ＲＯＭアドレスと出力１されるマスクデ
ータとの関係の例を第１表に示す。
（どのバスマスタにバス使用権が与えられたかの情報）
をアドレス値として、これに応じたパターンのマスクデ
ータを出力し、これによって該当するバス使用要求信号
をマスクする。ＲＯＭアドレスと出力１されるマスクデ
ータとの関係の例を第１表に示す。
第 １ 表
［発明の効果］
以上説明したように本発明のバス優先順次決定回路によ
れば、特定のバスマスタ（二ついてはバスを優先的に割
り当てると共に、その他のバスマスタに対しては均等に
バスの使用権を与えることができるので、速度の早いデ
ータを喪失するというような不都合を生ずることがなく
、またシステムの稼動効率を向上せしめ得るから処理速
度の高速化を図ることができる。
れば、特定のバスマスタ（二ついてはバスを優先的に割
り当てると共に、その他のバスマスタに対しては均等に
バスの使用権を与えることができるので、速度の早いデ
ータを喪失するというような不都合を生ずることがなく
、またシステムの稼動効率を向上せしめ得るから処理速
度の高速化を図ることができる。
第１図は本発明の１実施例のブロック図、第２図はマル
チマスタシステムにおけるバス優先順位決定回路の位置
付けを説明する図、第３図は従来のバス優先順位決定回
路の構成を示すブロック図である。 １・・・・・・プライオリティエンコーダ、２・・・・
・・デコーダ、３・・・・・・Ｄフリップフロップ、４
・・・・・・Ｒ軟寵
チマスタシステムにおけるバス優先順位決定回路の位置
付けを説明する図、第３図は従来のバス優先順位決定回
路の構成を示すブロック図である。 １・・・・・・プライオリティエンコーダ、２・・・・
・・デコーダ、３・・・・・・Ｄフリップフロップ、４
・・・・・・Ｒ軟寵
Claims (1)
- システムバスを共有するマルチマスタシステム構成の装
置において、複数のバスマスタからバス使用要求がある
とき、いずれのバスマスタにバスの使用権を与えるかを
決定する回路であって、複数のバスマスタの内の少なく
とも１つのバスマスタについては常に該バスマスタに固
定的に与えられているバス使用に係る優先順位に従って
バスの使用権を与え、その他のバスマスタについては、
一旦バス使用権を得てバスを使用したバスマスタが最も
優先順位が低くなるごとく制御する手段を設けたことを
特徴とするバス優先順位決定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21435686A JPS6368956A (ja) | 1986-09-11 | 1986-09-11 | バス優先順位決定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21435686A JPS6368956A (ja) | 1986-09-11 | 1986-09-11 | バス優先順位決定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6368956A true JPS6368956A (ja) | 1988-03-28 |
Family
ID=16654422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21435686A Pending JPS6368956A (ja) | 1986-09-11 | 1986-09-11 | バス優先順位決定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6368956A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04195242A (ja) * | 1990-11-22 | 1992-07-15 | Fujitsu Ltd | アービトレーション方法 |
| WO2002101565A1 (fr) * | 2001-06-12 | 2002-12-19 | Tops Systems Corporation | Systeme de traitement de donnees, systeme de multiprocesseur et arbitre de bus |
| JP2006260230A (ja) * | 2005-03-17 | 2006-09-28 | Japan Radio Co Ltd | バス調停方法およびバス調停装置 |
-
1986
- 1986-09-11 JP JP21435686A patent/JPS6368956A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04195242A (ja) * | 1990-11-22 | 1992-07-15 | Fujitsu Ltd | アービトレーション方法 |
| WO2002101565A1 (fr) * | 2001-06-12 | 2002-12-19 | Tops Systems Corporation | Systeme de traitement de donnees, systeme de multiprocesseur et arbitre de bus |
| JP2006260230A (ja) * | 2005-03-17 | 2006-09-28 | Japan Radio Co Ltd | バス調停方法およびバス調停装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4480427B2 (ja) | リソース管理装置 | |
| US5546548A (en) | Arbiter and arbitration process for a dynamic and flexible prioritization | |
| US6691193B1 (en) | Efficient bus utilization in a multiprocessor system by dynamically mapping memory addresses | |
| JPH08255126A (ja) | バスアクセス調停システムおよびバスアクセスを認める方法 | |
| US5640519A (en) | Method and apparatus to improve latency experienced by an agent under a round robin arbitration scheme | |
| JP2000047994A (ja) | 情報処理装置 | |
| US7058740B2 (en) | Effective bus utilization using multiple buses and multiple bus controllers | |
| US7054970B2 (en) | Bus arbiter for integrated circuit systems | |
| KR910003015B1 (ko) | 병렬로 동작하는 컴퓨터의 사이에서 우선도(優先度)를 할당하기 위한 장치 | |
| KR960042385A (ko) | 엘알유(lru)에 의한 중재기 | |
| JPH06161952A (ja) | アクセス要求仲裁装置 | |
| JPS6368956A (ja) | バス優先順位決定回路 | |
| JPS594733B2 (ja) | キヨウツウバスセイギヨカイロ | |
| JPH0210459A (ja) | バス使用権決定方式 | |
| JPH10149311A (ja) | メモリ制御装置 | |
| JPS63231661A (ja) | 優先順位制御装置 | |
| JP2765484B2 (ja) | システムバス制御回路 | |
| JPS63175964A (ja) | 共有メモリ | |
| KR100263791B1 (ko) | 우선 순위 조정에 의한 버스 중재 방법 | |
| JPH01263762A (ja) | マルチプロセッサシステム | |
| JPS58217071A (ja) | 情報処理システム | |
| JPH08235107A (ja) | バス調停回路およびバス調停方法 | |
| KR940004926B1 (ko) | 버스 리퀘스트 방법 | |
| JPH01205365A (ja) | バス獲得制御方式 | |
| JPH0245857A (ja) | バス・アービトレーション方式 |