JPS6368891A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPS6368891A JPS6368891A JP61211538A JP21153886A JPS6368891A JP S6368891 A JPS6368891 A JP S6368891A JP 61211538 A JP61211538 A JP 61211538A JP 21153886 A JP21153886 A JP 21153886A JP S6368891 A JPS6368891 A JP S6368891A
- Authority
- JP
- Japan
- Prior art keywords
- address
- raster
- character
- display
- raster address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 12
- 102100029968 Calreticulin Human genes 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 101100326671 Homo sapiens CALR gene Proteins 0.000 description 3
- 238000000034 method Methods 0.000 description 2
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、表示制御装置に係り、特にラスタースキャン
方式のキャラクタ表示装置に適用して好適な表示制御装
置に関する。
方式のキャラクタ表示装置に適用して好適な表示制御装
置に関する。
従来のキャラクタ表示制御装置においては、ラスタアド
レス変換を行うため、陰極線管コントローラ（以下、Ｃ
ＲＴＣと略称する。）より出力したラスタアドレスを全
加算器の入力信号とし、その全加算器の出力信号を変換
後のラスタアドレスとして使用するのが一般的であった
。
レス変換を行うため、陰極線管コントローラ（以下、Ｃ
ＲＴＣと略称する。）より出力したラスタアドレスを全
加算器の入力信号とし、その全加算器の出力信号を変換
後のラスタアドレスとして使用するのが一般的であった
。
上記従来のものにおいては、ラスタアドレスを任意に変
換できず、そのため任意のアドレスより文字の表示を行
なうという要求には不向きであった。
換できず、そのため任意のアドレスより文字の表示を行
なうという要求には不向きであった。
本発明の目的は、ラスタアドレスをプログラマブルに変
換することができ、任意のラスタアドレスより文字表示
を行なうことができる表示制御装置を得ることを目的と
する。
換することができ、任意のラスタアドレスより文字表示
を行なうことができる表示制御装置を得ることを目的と
する。
上記の目的は、表示アドレスを制御する陰極線管コント
ローラと、当該陰極線管コントローラがアクセスする表
示キャラクタコートを記憶するキャラフタコ−トメモリ
と、当該キャラクタコートメモリから読み出されたキャ
ラクタコー１〜と前記陰極線管コントローラが制御する
ラスタアドレスにて選択するキャラクタフォントを記憶
するキャラクタジェネレータメモリと、前記キャラクタ
を表示する陰極線管とを具備して成る表示制御装置にお
いて、前記ラスタアドレスを変換するためのレジスタを
設けたことにより達成される。
ローラと、当該陰極線管コントローラがアクセスする表
示キャラクタコートを記憶するキャラフタコ−トメモリ
と、当該キャラクタコートメモリから読み出されたキャ
ラクタコー１〜と前記陰極線管コントローラが制御する
ラスタアドレスにて選択するキャラクタフォントを記憶
するキャラクタジェネレータメモリと、前記キャラクタ
を表示する陰極線管とを具備して成る表示制御装置にお
いて、前記ラスタアドレスを変換するためのレジスタを
設けたことにより達成される。
キャラクタ表示制御装置は、ＣＲＴＣが制御する表示ア
ドレスをキャラクタコードメモリのアドレスとし、その
メモリから読み出したキャラクタコードをキャラクタジ
ェネレータメモリのアドレスとする構成をとる。この制
御方式をラスタアドレス制御方式に応用する。すなわち
、ＣＲＴＣが出力したラスタアドレスをラスタアドレス
変換レジスタを選択するためのアドレス信号とし、上記
レジスタより読み出したコードを変換後のラスタアドレ
ス信号とする。
ドレスをキャラクタコードメモリのアドレスとし、その
メモリから読み出したキャラクタコードをキャラクタジ
ェネレータメモリのアドレスとする構成をとる。この制
御方式をラスタアドレス制御方式に応用する。すなわち
、ＣＲＴＣが出力したラスタアドレスをラスタアドレス
変換レジスタを選択するためのアドレス信号とし、上記
レジスタより読み出したコードを変換後のラスタアドレ
ス信号とする。
これにより、ラスタアドレスをプログラマブルに変換す
ることができ、任意のラスシア１ヘレスより文字表示を
行なうことができる。
ることができ、任意のラスシア１ヘレスより文字表示を
行なうことができる。
以下、図に示す本発明の一実施例について説明する。第
１図は全体構成を示すブロック図であり、１はＣＲＴＣ
，２はラスタアドレス変換器、３はキャラクタコードメ
モリ、４はキャラクタジェネレータメモリ、５はパラレ
ル／シリアル変換器、６は陰極線管（以下、ＣＲＴと略
称する。）、７は中央処理装置バス、８はラスタアドレ
ス、９は表示アドレス、１０は変換後のラスタアドレス
、１１はキャラクタジェネレータメモリアドレス、１２
はキャラクタフォントデータ、１３はシリアル表示デー
タ、１４は中央演算処理装置である。
１図は全体構成を示すブロック図であり、１はＣＲＴＣ
，２はラスタアドレス変換器、３はキャラクタコードメ
モリ、４はキャラクタジェネレータメモリ、５はパラレ
ル／シリアル変換器、６は陰極線管（以下、ＣＲＴと略
称する。）、７は中央処理装置バス、８はラスタアドレ
ス、９は表示アドレス、１０は変換後のラスタアドレス
、１１はキャラクタジェネレータメモリアドレス、１２
はキャラクタフォントデータ、１３はシリアル表示デー
タ、１４は中央演算処理装置である。
ＣＲＴＣＩが出力する表示アドレス９をキャラコートメ
モリ３のアドレスとし、ラスタアドレス８をラスタアド
レス変換器２の内部レジスタを選択するためのアドレス
とする。また、キャラクタコードメモリ３から読み出し
たデータ１１とラスタアドレス変換器２から読み出した
データｌＯをキャラクタジェネレータメモリ４のアドレ
スとする。キャラクタジェネレータメモリ４より読み出
したデータ１２は、パラレル／シリアル変換器５により
シリアル表示データ１３となりＣＲＴ６に送られる。
モリ３のアドレスとし、ラスタアドレス８をラスタアド
レス変換器２の内部レジスタを選択するためのアドレス
とする。また、キャラクタコードメモリ３から読み出し
たデータ１１とラスタアドレス変換器２から読み出した
データｌＯをキャラクタジェネレータメモリ４のアドレ
スとする。キャラクタジェネレータメモリ４より読み出
したデータ１２は、パラレル／シリアル変換器５により
シリアル表示データ１３となりＣＲＴ６に送られる。
第２図は、上記ラスタアドレス変換器２の内部構成を示
したブロック図であり、破線で示す部分がラスタアドレ
ス変換器２である。２ａはラスタアドレスマルチプレク
サ、２ｂはラスタアドレスデコーダ、２Ｃ１，２Ｃ２，
・・・、２Ｃｆはラスタアドレス変換レジスタ、２ｄは
ラスタアドレスゲート、７ａは中央処理装置データバス
、７ｂは中央演算処理装置アドレスバスである。ラスタ
アドレス変換器２の内部には、複数のラスタアドレス変
換レジスタ２Ｇ１〜２Ｃｆがある。これら複数のレジス
タをラスタアドレス８や中央演算処理装置アドレス７ｂ
が選択可能とするためラスタアドレスマルチプレクサ２
ａを通して、ラスタアドレスデコーダ２ｂに接続する。
したブロック図であり、破線で示す部分がラスタアドレ
ス変換器２である。２ａはラスタアドレスマルチプレク
サ、２ｂはラスタアドレスデコーダ、２Ｃ１，２Ｃ２，
・・・、２Ｃｆはラスタアドレス変換レジスタ、２ｄは
ラスタアドレスゲート、７ａは中央処理装置データバス
、７ｂは中央演算処理装置アドレスバスである。ラスタ
アドレス変換器２の内部には、複数のラスタアドレス変
換レジスタ２Ｇ１〜２Ｃｆがある。これら複数のレジス
タをラスタアドレス８や中央演算処理装置アドレス７ｂ
が選択可能とするためラスタアドレスマルチプレクサ２
ａを通して、ラスタアドレスデコーダ２ｂに接続する。
ラスタアドレスマルチプレクサ２ａにより、通常の表示
タイミングにおいては、ラスタアドレス８とラスタアド
レスデコーダ２ｂを接続し、上記内部レジスタの値を変
更する場合中央演算処理装置アドレス７ｂとアドレスデ
コーダ２ｂを接続する。アドレスデコーダ２ｂが選択し
た内部レジスタより読み出したデータは、変換後のラス
タアドレス１０となる。
タイミングにおいては、ラスタアドレス８とラスタアド
レスデコーダ２ｂを接続し、上記内部レジスタの値を変
更する場合中央演算処理装置アドレス７ｂとアドレスデ
コーダ２ｂを接続する。アドレスデコーダ２ｂが選択し
た内部レジスタより読み出したデータは、変換後のラス
タアドレス１０となる。
第３図および第４図にラスタアドレス変換レジスタの内
容とそれに対応したＣＲＴの文字表示状態の具体例を示
す。第３図（Ａ）のレジスタの値は、レジスタ番号２Ｃ
Ｏより順次値ｌづつ加算した値とし、その結果第３図（
Ｂ）に示すようしこ１６ラスタ中ラスタＯよりラスタａ
の領域で文字表示を行う。第４図（Ａ）のレジスタの値
は、レジスタ番号２Ｃ２より順次Ｍｌづつ加算した値と
する。その結果、第４図（Ｂ）に示すように、ラスタ４
よりラスタｅの領域で文字表示を行う。
容とそれに対応したＣＲＴの文字表示状態の具体例を示
す。第３図（Ａ）のレジスタの値は、レジスタ番号２Ｃ
Ｏより順次値ｌづつ加算した値とし、その結果第３図（
Ｂ）に示すようしこ１６ラスタ中ラスタＯよりラスタａ
の領域で文字表示を行う。第４図（Ａ）のレジスタの値
は、レジスタ番号２Ｃ２より順次Ｍｌづつ加算した値と
する。その結果、第４図（Ｂ）に示すように、ラスタ４
よりラスタｅの領域で文字表示を行う。
以上のようにすれば、ラスタアドレスをプログラマブル
に変換することができるので、任意のラスタアドレスよ
り文字表示を行うことができる。
に変換することができるので、任意のラスタアドレスよ
り文字表示を行うことができる。
本発明によれば、ラスタアドレスをプログラマブルに変
換することができ、任意のラスタアドレスより文字表示
を行なうことができる表示制御装置を得ることができる
。
換することができ、任意のラスタアドレスより文字表示
を行なうことができる表示制御装置を得ることができる
。
第１図は本発明の一実施例を示すブロック図、第２図は
ラスタアドレス変換器の詳細を示すブロック図、第３図
および第４図はラスタアドレス変換レジスタの内容とそ
れに対応した文字表示状態の具体例を示す図である。 １−・・ＣＲＴＣ１２・ラスタアドレス変換器、３・・
キャラクタコードメモリ、４・キャラクタジェネレータ
メモリ、５・・パラレル／シリアル変換器、６・・・Ｃ
ＲＴ、７ ・中央演算処理装置パス、８−・ラスタアド
レス、９・表示アドレス、１０・・・変換後のラスタア
ドレス、１１・・・キャラクタジェネレータメモリアド
レス、１２・ キャラクタフォントデータ、１３・−シ
リアル表示データ５１４中央演算処理装置、２ａ−・ラ
スタアドレスマルチプレクサ、２ ｂ −ラスタア！−
レステコーダ、２Ｃ］〜２Ｃｉラスタアドレス変換レジ
スタ、２ｄ ラスタアドレスゲート、７ａ・中央演算処
理装置データバス、７ｂ 中央演算処理装置アドレスバ
ス＄４図（Ａ＋ ＄４ 図 （Ｂ）
ラスタアドレス変換器の詳細を示すブロック図、第３図
および第４図はラスタアドレス変換レジスタの内容とそ
れに対応した文字表示状態の具体例を示す図である。 １−・・ＣＲＴＣ１２・ラスタアドレス変換器、３・・
キャラクタコードメモリ、４・キャラクタジェネレータ
メモリ、５・・パラレル／シリアル変換器、６・・・Ｃ
ＲＴ、７ ・中央演算処理装置パス、８−・ラスタアド
レス、９・表示アドレス、１０・・・変換後のラスタア
ドレス、１１・・・キャラクタジェネレータメモリアド
レス、１２・ キャラクタフォントデータ、１３・−シ
リアル表示データ５１４中央演算処理装置、２ａ−・ラ
スタアドレスマルチプレクサ、２ ｂ −ラスタア！−
レステコーダ、２Ｃ］〜２Ｃｉラスタアドレス変換レジ
スタ、２ｄ ラスタアドレスゲート、７ａ・中央演算処
理装置データバス、７ｂ 中央演算処理装置アドレスバ
ス＄４図（Ａ＋ ＄４ 図 （Ｂ）
Claims (1)
- １、表示アドレスを制御する陰極線管コントローラと、
当該陰極線管コントローラがアクセスする表示キャラク
タコードを記憶するキャラクタコードメモリと、当該キ
ャラクタコードメモリから読み出されたキャラクタコー
ドと前記陰極線管コントローラが制御するラスタアドレ
スにて選択するキャラクタフォントを記憶するキャラク
タジェネレータメモリと、前記キャラクタを表示する陰
極線管とを具備して成る表示制御装置において、前記ラ
スタアドレスを変換するためのレジスタを設けたことを
特徴とする表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61211538A JPS6368891A (ja) | 1986-09-10 | 1986-09-10 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61211538A JPS6368891A (ja) | 1986-09-10 | 1986-09-10 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6368891A true JPS6368891A (ja) | 1988-03-28 |
Family
ID=16607510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61211538A Pending JPS6368891A (ja) | 1986-09-10 | 1986-09-10 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6368891A (ja) |
-
1986
- 1986-09-10 JP JP61211538A patent/JPS6368891A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4757310A (en) | Display controller | |
| JPS62192791A (ja) | イメ−ジ表示装置 | |
| JPS59214079A (ja) | ビデオ表示制御回路 | |
| EP0148578A2 (en) | Programmable video display generator | |
| JPS6368891A (ja) | 表示制御装置 | |
| US4707690A (en) | Video display control method and apparatus having video data storage | |
| JPH0260030B2 (ja) | ||
| JPS58107589A (ja) | 表示装置における画面クリア方式 | |
| JPH036510B2 (ja) | ||
| JPH07225573A (ja) | リフレッシュメモリのアクセス方法、ディスプレイコントローラ、及び図形処理装置 | |
| EP0242139A2 (en) | Display controller | |
| JPH02114295A (ja) | グラフィックディスプレイ装置 | |
| JPS6275485A (ja) | デイスプレイ装置 | |
| JPH0610393Y2 (ja) | キヤラクタデイスプレイ装置におけるカ−ソル幅制御回路 | |
| JPS5860788A (ja) | 文字表示制御方式 | |
| GB2201569A (en) | Data display memory addressing system | |
| JPS62272321A (ja) | 表示方式 | |
| JPH03116194A (ja) | ディスブレイ制御装置 | |
| JPH11184450A (ja) | 画像処理装置 | |
| JPS63101981A (ja) | 図形デ−タ処理装置 | |
| JPS61140992A (ja) | 表示制御方式 | |
| JPH0291689A (ja) | スムージング装置 | |
| JPS61105587A (ja) | Ｃｒｔ制御装置 | |
| JPS6059385A (ja) | 画像表示装置 | |
| JPH10161638A (ja) | 画像表示装置 |