JPS6366941A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6366941A
JPS6366941A JP21209086A JP21209086A JPS6366941A JP S6366941 A JPS6366941 A JP S6366941A JP 21209086 A JP21209086 A JP 21209086A JP 21209086 A JP21209086 A JP 21209086A JP S6366941 A JPS6366941 A JP S6366941A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
section
joining
base section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21209086A
Other languages
English (en)
Other versions
JPH0673358B2 (ja
Inventor
Katsuyuki Fukutome
勝幸 福留
Ryuichiro Mori
隆一郎 森
Toshinobu Banjo
番條　敏信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61212090A priority Critical patent/JPH0673358B2/ja
Priority to US07/093,524 priority patent/US4857989A/en
Publication of JPS6366941A publication Critical patent/JPS6366941A/ja
Publication of JPH0673358B2 publication Critical patent/JPH0673358B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に、半導体素子と半導体
素子載置部との接合構造に関するものである。
〔従来の技術〕
第７図、第９図は従来の半導体装置の半導体素子載置部
付近を示す平面図であり、第８図は第７図の■−■線断
面、第１０図は第９図のＸ　−Ｘ線断面図である。第７
図〜第１０図において、１は半導体素子、２は半導体素
子載置部、３は半導体素子１と半導体素子載置部２とを
接合する接合材、４は配線材、５は外部端子である。
〔発明が解決しようとする問題点〕
従来の半導体装置は以上のように構成されているので、
半導体素子１が大型化して熱放散性改善のために銅系の
半導体素子載置部を用いた場合、半導体素子と熱膨張係
数が大きく異なるため、第８図に示すように半導体素子
１の全面を接合材３で接合すると、接合後、温度変化に
伴い熱応力が発生し、半導体素子１に割れが生じるとい
う問題があった。
この割れを防止するため、第９図および第１０図に示す
ように半導体素子１を部分的に接合すると、応力は緩和
されるものの接合の面積が一定しないという問題に加え
、半導体素子１が半導体素子載置部２から浮いている部
分があり半導体素子ｌが傾いたりするため、配線材４の
半導体素子１への接合が安定してできないというような
問題があった。４ 本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、接合面積を一定にし、半導体素
子にかかる応力を緩和し、半導体素子が半導体素子載置
部に対して傾いたり浮いたりしない半導体装置を得るこ
とにある。
〔問題点を解決するための手段〕
このような目的を達成するために本発明は、半導体素子
と半導体素子載置部とを有する半導体装置において、半
導体素子［置部に、凹状の貫通穴により形成され接する
半導体素子の表面積より小さい表面積を有する接合部と
、この接合部と前記半導体素子載置部本体とを連結する
連結部とを設け、接合部にのせた接合材により半導体素
子と半導体素子載置部とを接合するようにしたものであ
る。
〔作用〕
本発明においては、半導体素子が半導体素子載置部に対
して傾いたり浮いたりすることはない。
〔実施例〕
本発明に係わる半導体装置の一実施例を第１図に示す。
第２図は第１図のｎ　−ｎ線断面図、第３図は第１図の
■−■線断面図である。第１図〜第３図において、６は
凹状の貫通穴８により形成され接する半導体素子１の表
面積より小さい表面積を有する接合部、７は接合部６と
半導体素子載置部２本体とを連結する連結部である。第
１図〜第３図において第８図および第９図と同一部分又
は相当部分には同一符号が付しである。接合部６は、凹
状の貫通穴８により、半導体素子１１２Ｗ部２に対して
半導体素子１を接合する側で凹になっており、接合部の
表面積は４Ｘ４ｍｍ２以下で半導体素子の表面積より小
さい。
第１図〜第３図に示す実施例においては、半導体素子１
と接合部６の接合面積が４Ｘ４ｍｍ２以下で半導体素子
ｌの表面積より小さい面積であるため、熱膨張係数の違
いにより生じる応力を緩和できる。
また、接合部６は連結部７により半導体素子載置部２と
介されているため、接合面積を一定にすることができる
。
さらに、接合部６は半導体素子ａ置部７に対して凹状に
なっており、接合部６にのせた接合材３で半導体素子１
を接合しているため、半導体素子１が半導体素子載置部
２に対して傾いたり浮いたりすることがない。
第４図は本発明の第２の実施例を示す平面図であり、第
５図は第４図のＶ　−Ｖ線断面図、第６図は第４図のＶ
ｌ−Ｖｌ線断面図である。第４図〜第６図において第１
図〜第３図と同一部分又は相当部分には同一符号が付し
である。第１の実施例では接合部６が１つであったが、
第２の実施例は接合部６の個数を複数にしたものである
。この第２の実施例も、第１の実施例と同様の効果を奏
するものである。
〔発明の効果〕
以上説明したように本発明は、半導体素子載置部内に半
導体素子より小さい面積で半導体素子載置部に対して凹
状になった接合部を連結部を介して設け、この接合部に
のせた接合材で半導体素子と半導体素子！！２置部とを
接合したことにより、接合部が連結部により半導体素子
載置部と介されたため接合面積を一定にでき、また、半
導体素子と接合部の接合面積を半導体素子の表面積より
小さくできるので、熱膨張係数の違いにより半導体素子
に生じる応力を緩和でき、さらに、半導体素子を半導体
素子載置部本体でも支えるようにしたので、半導体素子
が半導体素子載置部に対して傾いたり浮いたりしないと
いう効果がある。
【図面の簡単な説明】 第１図は本発明に係わる半導体装置の一実施例を示す平
面図、第２図は第１図のｎ　−ｎ線断面図、第３図は第
１図のＩ［［−ＩＩＩ線断面図、第４図は本発明の第２
の実施例を示す平面図、第５図は第４図のＶ　−Ｖ線断
面図、第６図は第４図のＶＩ−ｖｒ線断面図、第７図お
よび第８図は従来の半導体装置を示す平面図および断面
図、第９図および第１０図はさらに別の従来の半導体装
置を示す平面図および断面図である。 １・・・半導体素子、２・・・半導体素子載置部、３・
・・接合材１．４・・・配線材、５・・・外部端子、６
・・・接合部、７・・・連結部、８・・・貫通穴。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体素子と半導体素子載置部とを有する半導体
    装置において、前記半導体素子載置部は、凹状の貫通穴
    により形成され接する半導体素子の表面積より小さい表
    面積を有する接合部と、この接合部と前記半導体素子載
    置部本体とを連結する連結部とを有し、前記接合部にの
    せた接合材により前記半導体素子と前記半導体素子載置
    部とを接合したことを特徴とする半導体装置。
  2. （２）接合部は、表面積が４×４ｍｍ＾２以下であるこ
    とを特徴とする特許請求の範囲第１項記載の半導体装置
    。
JP61212090A 1986-09-04 1986-09-08 半導体装置 Expired - Lifetime JPH0673358B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61212090A JPH0673358B2 (ja) 1986-09-08 1986-09-08 半導体装置
US07/093,524 US4857989A (en) 1986-09-04 1987-09-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61212090A JPH0673358B2 (ja) 1986-09-08 1986-09-08 半導体装置

Publications (2)

Publication Number Publication Date
JPS6366941A true JPS6366941A (ja) 1988-03-25
JPH0673358B2 JPH0673358B2 (ja) 1994-09-14

Family

ID=16616707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61212090A Expired - Lifetime JPH0673358B2 (ja) 1986-09-04 1986-09-08 半導体装置

Country Status (1)

Country Link
JP (1) JPH0673358B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020625A (en) * 1998-03-27 2000-02-01 Mitsubishi Denki Kabushiki Kaisha Lead frame including hanging leads and hanging lead reinforcement in a semiconductor device including the lead frame

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5314563A (en) * 1976-07-26 1978-02-09 Hitachi Ltd Fixing method of semiconductor pellet to lead frame
JPS5766655A (en) * 1980-10-09 1982-04-22 Mitsubishi Electric Corp Lead frame for semiconductor device
JPS5797659A (en) * 1980-12-10 1982-06-17 Matsushita Electronics Corp Lead frame
JPS5827934U (ja) * 1981-08-13 1983-02-23 日本電気株式会社 半導体装置
JPS60171733A (ja) * 1984-02-17 1985-09-05 Hitachi Micro Comput Eng Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5314563A (en) * 1976-07-26 1978-02-09 Hitachi Ltd Fixing method of semiconductor pellet to lead frame
JPS5766655A (en) * 1980-10-09 1982-04-22 Mitsubishi Electric Corp Lead frame for semiconductor device
JPS5797659A (en) * 1980-12-10 1982-06-17 Matsushita Electronics Corp Lead frame
JPS5827934U (ja) * 1981-08-13 1983-02-23 日本電気株式会社 半導体装置
JPS60171733A (ja) * 1984-02-17 1985-09-05 Hitachi Micro Comput Eng Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020625A (en) * 1998-03-27 2000-02-01 Mitsubishi Denki Kabushiki Kaisha Lead frame including hanging leads and hanging lead reinforcement in a semiconductor device including the lead frame

Also Published As

Publication number Publication date
JPH0673358B2 (ja) 1994-09-14

Similar Documents

Publication Publication Date Title
JP2001168131A (ja) 薄型相互接続構造
KR930024140A (ko) 반도체장치 및 그 제조방법
JP3724262B2 (ja) 熱電素子モジュール
US20050063165A1 (en) Placement of sacrificial solder balls underneath the PBGA substrate
US5150197A (en) Die attach structure and method
JPH1187404A (ja) フリップチップ及びそのマウント方法
JPS6366941A (ja) 半導体装置
JP4057407B2 (ja) 半導体パワーモジュール
JPS6364330A (ja) 半導体装置
JP3879647B2 (ja) 線膨張係数が相違する部材の接合体
JPH0226058A (ja) 混成集積回路用ヒートシンク
JPH02168640A (ja) 異なる基板間の接続構造
JPH02111059A (ja) 半導体装置
JPH10209205A (ja) チップの実装構造
JPH0745665A (ja) 半導体装置
JPS61104630A (ja) 半導体装置
JPH02163943A (ja) 半導体装置
JP2003197650A (ja) 電子部品の接合構造
JPH06268120A (ja) パワースイッチングモジュールのヒートシンク
JPH05283555A (ja) 半導体装置
JPH10173301A (ja) 回路基板、配線基板及び回路基板の製造方法
JPS62232951A (ja) 半導体装置
KR100193337B1 (ko) 전력 반도체 모듈의 전극 단자
JPS6262533A (ja) 半導体素子の高密度実装方法
JPH02132850A (ja) 半導体装置