JPS6365245B2 - - Google Patents
Info
- Publication number
- JPS6365245B2 JPS6365245B2 JP5127382A JP5127382A JPS6365245B2 JP S6365245 B2 JPS6365245 B2 JP S6365245B2 JP 5127382 A JP5127382 A JP 5127382A JP 5127382 A JP5127382 A JP 5127382A JP S6365245 B2 JPS6365245 B2 JP S6365245B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse signal
- frequency division
- negative
- positive direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002441 reversible effect Effects 0.000 claims description 23
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/86—Pulse counters comprising counting chains; Frequency dividers comprising counting chains reversible
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
ａ 技術分野
本発明はデイジタル回路に係り、正方向パルス
信号と負方向パルス信号を入力として所定の数の
計数を行い、その２つの入力パルス周波数の差の
周波数を分周したパルス信号を出力する可逆分周
器に関する。
信号と負方向パルス信号を入力として所定の数の
計数を行い、その２つの入力パルス周波数の差の
周波数を分周したパルス信号を出力する可逆分周
器に関する。
ｂ 技術的背景
２つのパルス入力端子を持つ従来の可逆分周器
として例えばテキサスインスツルメンツ社製の集
積回路SN74193が周知である。第１図はこの集積
回路SN74193の端子図である。UPは正方向パル
ス入力端子、DOWNは負方向パルス入力端子、
CARRYは正方向分周出力端子、BORROWは負
方向分周出力端子、QA，QB，QC，QDはそれ
ぞれに１、２、４、８の重みづけをした計数値出
力端子である。
として例えばテキサスインスツルメンツ社製の集
積回路SN74193が周知である。第１図はこの集積
回路SN74193の端子図である。UPは正方向パル
ス入力端子、DOWNは負方向パルス入力端子、
CARRYは正方向分周出力端子、BORROWは負
方向分周出力端子、QA，QB，QC，QDはそれ
ぞれに１、２、４、８の重みづけをした計数値出
力端子である。
第２図は上記集積回路SN74193の動作を説明す
るためのタイムチヤートである。
るためのタイムチヤートである。
正方向パルス信号１がUP端子に入力されると
計数値が１、２、３、……と増加し、15の状態で
更に正方向パルス信号１の入力があると正方向分
周信号３がCARRY端子から出力され同時に計数
値が０に戻り再び１、２、３、……と計数を繰り
返す。
計数値が１、２、３、……と増加し、15の状態で
更に正方向パルス信号１の入力があると正方向分
周信号３がCARRY端子から出力され同時に計数
値が０に戻り再び１、２、３、……と計数を繰り
返す。
負方向パルス信号２がDOWN端子に入力され
ると計数値が15、14、13、……と減少し、０の状
態で更に負方向パルス信号２の入力があると負方
向分周信号４がBORROW端子から出力され同時
に計数値が15に戻り再び15、14、13、……と計数
を繰り返す。
ると計数値が15、14、13、……と減少し、０の状
態で更に負方向パルス信号２の入力があると負方
向分周信号４がBORROW端子から出力され同時
に計数値が15に戻り再び15、14、13、……と計数
を繰り返す。
この様に正方向分周信号３及び負方向分周信号
４共連続して入力されたとき、それぞれのパルス
入力信号の周波数を1/16に分周した周波数のパル
ス信号を出力する。第２図は始めに正方向パルス
信号１が入力され、時刻t0以後は負方向パルス信
号２が入力されたときの状態を示したタイムチヤ
ートである。（注：集積回路SN74193は負論理動
作となつている。） この様に正方向パルス信号１と負方向パルス信
号２が別々に入力される場合には、この集積回路
SN74193は適切な分周動作を行う。
４共連続して入力されたとき、それぞれのパルス
入力信号の周波数を1/16に分周した周波数のパル
ス信号を出力する。第２図は始めに正方向パルス
信号１が入力され、時刻t0以後は負方向パルス信
号２が入力されたときの状態を示したタイムチヤ
ートである。（注：集積回路SN74193は負論理動
作となつている。） この様に正方向パルス信号１と負方向パルス信
号２が別々に入力される場合には、この集積回路
SN74193は適切な分周動作を行う。
しかしながら、正方向パルス信号１を周波数f1
のパルス信号、負方向パルス信号２を周波数f2の
パルス信号として、その差の周波数の1/16に分周
した周波数の分周出力パルスを得る目的でこの集
積回路SN74193を使用すると不都合が生ずる。即
ち正方向パルス信号１と負方向パルス信号２が同
時に入力された場合に計数値の増減が定まらず、
これを防止するために第３図のタイミング回路が
使用されている。同図中、９はクロツクパルス発
生器で非常に高い周波数のクロツクパルス信号を
出力する。１０は論理信号を反転するインバー
タ、１１，１２はＤ形フリツプフロツプ、１３，
１４は単安定マルチバイブレータである。Ｄ形フ
リツプフロツプ、１２のクロツク信号がインバー
タ１０により反転されているのでＤ形フリツプフ
ロツプ１１と１２とではデータ入力端子の信号１
Ａ，２Ａが出力端子に現れるタイミングがクロツ
クパルス発生器９が出力するクロツクパルスの半
周期分だけ時間差が確保され、このＤ形フリツプ
フツプ１１，１２の出力信号の立上りの時刻に単
安定マルチバイブレータ１３，１４により非常に
幅の狭いパルス信号１，２発生させ、このパルス
信号１，２を正方向及び負方向のパルス信号とし
て使用すれば上記不都合は解消される。
のパルス信号、負方向パルス信号２を周波数f2の
パルス信号として、その差の周波数の1/16に分周
した周波数の分周出力パルスを得る目的でこの集
積回路SN74193を使用すると不都合が生ずる。即
ち正方向パルス信号１と負方向パルス信号２が同
時に入力された場合に計数値の増減が定まらず、
これを防止するために第３図のタイミング回路が
使用されている。同図中、９はクロツクパルス発
生器で非常に高い周波数のクロツクパルス信号を
出力する。１０は論理信号を反転するインバー
タ、１１，１２はＤ形フリツプフロツプ、１３，
１４は単安定マルチバイブレータである。Ｄ形フ
リツプフロツプ、１２のクロツク信号がインバー
タ１０により反転されているのでＤ形フリツプフ
ロツプ１１と１２とではデータ入力端子の信号１
Ａ，２Ａが出力端子に現れるタイミングがクロツ
クパルス発生器９が出力するクロツクパルスの半
周期分だけ時間差が確保され、このＤ形フリツプ
フツプ１１，１２の出力信号の立上りの時刻に単
安定マルチバイブレータ１３，１４により非常に
幅の狭いパルス信号１，２発生させ、このパルス
信号１，２を正方向及び負方向のパルス信号とし
て使用すれば上記不都合は解消される。
しかし、正方向パルス信号と負方向パルス信号
が交互に入力される様な場合に別な不都合が生じ
る。即ち正方向パルス信号の周波数f1と負方向パ
ルス信号の周波数f2が等しく、更に計数値が15で
あるとき、計数値は15と０を交互に繰り返し、正
方向分周信号と負方向分周信号を交互に出力する
動作現象が発生する。
が交互に入力される様な場合に別な不都合が生じ
る。即ち正方向パルス信号の周波数f1と負方向パ
ルス信号の周波数f2が等しく、更に計数値が15で
あるとき、計数値は15と０を交互に繰り返し、正
方向分周信号と負方向分周信号を交互に出力する
動作現象が発生する。
又、正方向パルス信号１と負方向パルス信号２
の周波数の比が２：１の場合に第４図に示したタ
イミングで計数値１５と０の間に於て正方向分周
信号３が２回と負方向分周信号４が１回出力され
る。（第４図中、信号１，２に示した数値は分周
器の計数値を示している。）しかし、この様な場
合、第４図に示した時間内では正方向分周信号３
のみが１回だけ出力する様にしないとデイジタル
信号処理上不都合な場合がある。
の周波数の比が２：１の場合に第４図に示したタ
イミングで計数値１５と０の間に於て正方向分周
信号３が２回と負方向分周信号４が１回出力され
る。（第４図中、信号１，２に示した数値は分周
器の計数値を示している。）しかし、この様な場
合、第４図に示した時間内では正方向分周信号３
のみが１回だけ出力する様にしないとデイジタル
信号処理上不都合な場合がある。
ｃ 発明の目的
本発明の目的は、正方向パルス信号と負方向パ
ルス信号を入力し、それぞれのパルス信号周波数
の差の周波数を分周し、その分周した周波数のパ
ルス信号を分周信号として正確に出力する可逆分
周器を提供することにある。
ルス信号を入力し、それぞれのパルス信号周波数
の差の周波数を分周し、その分周した周波数のパ
ルス信号を分周信号として正確に出力する可逆分
周器を提供することにある。
ｄ 発明の概要
本発明の可逆分周器は、正方向パルス信号と負
方向パルス信号の２つの入力端子を有し、前記正
方向パルス信号に応じて計数値が増加し、所定の
計数値を越えて前記正方向パルス信号が入力され
たとき前記計数値を零に復帰すると共に正方向分
周信号を出力し、前記負方向パルス信号に応じて
前記計数値が減少し、前記計数値が零を越えて前
記負方向パルス信号が入力されたとき前記計数値
を前記所定の計数値に設定すると共に負方向分周
信号を出力する可逆分周器に於て、前記正方向分
周信号と前記負方向分周信号のそれぞれをアンド
回路を介して出力し、前に入力された前記正方向
パルス信号及び前記負方向パルス信号のいずれか
を記憶するフリツプフロツプ回路と、このフリツ
プフロツプ回路に記憶した信号により前記正方向
パルス信号及び前記負方向パルス信号のいずれか
の信号が引き続き入力されたときのみ前記正方向
分周信号及び前記負方向分周信号のいずれかの信
号を出力する様に前記アンド回路にインターロツ
クして前記目的を達する様にした可逆分周器であ
る。
方向パルス信号の２つの入力端子を有し、前記正
方向パルス信号に応じて計数値が増加し、所定の
計数値を越えて前記正方向パルス信号が入力され
たとき前記計数値を零に復帰すると共に正方向分
周信号を出力し、前記負方向パルス信号に応じて
前記計数値が減少し、前記計数値が零を越えて前
記負方向パルス信号が入力されたとき前記計数値
を前記所定の計数値に設定すると共に負方向分周
信号を出力する可逆分周器に於て、前記正方向分
周信号と前記負方向分周信号のそれぞれをアンド
回路を介して出力し、前に入力された前記正方向
パルス信号及び前記負方向パルス信号のいずれか
を記憶するフリツプフロツプ回路と、このフリツ
プフロツプ回路に記憶した信号により前記正方向
パルス信号及び前記負方向パルス信号のいずれか
の信号が引き続き入力されたときのみ前記正方向
分周信号及び前記負方向分周信号のいずれかの信
号を出力する様に前記アンド回路にインターロツ
クして前記目的を達する様にした可逆分周器であ
る。
ｆ 発明の実施例
第５図は本発明による可逆分周器の一実施例を
示す回路図である。同図中１５は周知の可逆分周
器（例えば前記SN74193）、１６は負論理動作の
Ｓ−Ｒ形フリツプフロツプ、１７は負論理オア回
路、１８はＤ形フリツプフロツプ、１９，２０は
負論理アンド回路である。尚、正方向パルス信号
１と負方向パルス信号２は第３図に示した回路等
により同時に入力されることはない様にする。
示す回路図である。同図中１５は周知の可逆分周
器（例えば前記SN74193）、１６は負論理動作の
Ｓ−Ｒ形フリツプフロツプ、１７は負論理オア回
路、１８はＤ形フリツプフロツプ、１９，２０は
負論理アンド回路である。尚、正方向パルス信号
１と負方向パルス信号２は第３図に示した回路等
により同時に入力されることはない様にする。
正方向パルス信号１と負方向パルス信号２はそ
れぞれ周知の可逆分周器１５に入力すると共にＲ
−Ｓ形フリツプフロツプに入力し、どちらかのパ
ルス信号が入力されたかを記憶する。このＲ−Ｓ
形フリツプフロツプ１６に記憶された内容（信号
１６Ａ）は正方向パルス信号１又は負方向パルス
信号２の立上り時刻にＤ形フリツプフロツプ１８
に移す。従つて新たなパルス信号によりＲ−Ｓ形
フリツプフロツプ１６の内容が変化してもＤ形フ
リツプフロツプ１８には１つ前のパルス信号の内
容を記憶していることになる。この信号１８Ａが
“１”のとき、即ち最後に入力されたパルス信号
が正方向パルス信号１であつたとき、負論理アン
ド回路２０により負方向分周信号４を阻止する。
負方向パルス信号２が入力されていたときＤ形フ
リツプフロツプ１８の出力信号１８Ａは“０”と
なり、その反極性の出力信号１８Ｂが“１”とな
つて負論理アンド回路１９により正方向分周信号
３を阻止する。
れぞれ周知の可逆分周器１５に入力すると共にＲ
−Ｓ形フリツプフロツプに入力し、どちらかのパ
ルス信号が入力されたかを記憶する。このＲ−Ｓ
形フリツプフロツプ１６に記憶された内容（信号
１６Ａ）は正方向パルス信号１又は負方向パルス
信号２の立上り時刻にＤ形フリツプフロツプ１８
に移す。従つて新たなパルス信号によりＲ−Ｓ形
フリツプフロツプ１６の内容が変化してもＤ形フ
リツプフロツプ１８には１つ前のパルス信号の内
容を記憶していることになる。この信号１８Ａが
“１”のとき、即ち最後に入力されたパルス信号
が正方向パルス信号１であつたとき、負論理アン
ド回路２０により負方向分周信号４を阻止する。
負方向パルス信号２が入力されていたときＤ形フ
リツプフロツプ１８の出力信号１８Ａは“０”と
なり、その反極性の出力信号１８Ｂが“１”とな
つて負論理アンド回路１９により正方向分周信号
３を阻止する。
第６図は本発明による第５図の可逆分周器の動
作を示すタイムチヤートである。正方向パルス信
号１及び負方向パルス信号２に応じて分周器１５
の計数値が増減し、計数値が15から０に変化する
時正方向分周信号３が、又、計数値が０から15に
変化する時負方向分周信号４が分周器１５から出
力される。尚、第６図は正方向パルス信号１と負
方向パルス信号２の周波数の比が２：１の場合を
示している。
作を示すタイムチヤートである。正方向パルス信
号１及び負方向パルス信号２に応じて分周器１５
の計数値が増減し、計数値が15から０に変化する
時正方向分周信号３が、又、計数値が０から15に
変化する時負方向分周信号４が分周器１５から出
力される。尚、第６図は正方向パルス信号１と負
方向パルス信号２の周波数の比が２：１の場合を
示している。
Ｒ−Ｓ形フリツプフロツプ１６の出力信号１６
Ａに対して、Ｄ形フリツプフロツプ１８の出力信
号１８Ａは各パルス信号１，２のパルス幅だけ遅
れて動作し、又負論理アンド回路１９，２０によ
りＤ形フリツプフロツプ１８の各出力信号１８
Ａ，１８Ｂの状態に応じて正方向分周信号３及び
負方向分周信号４の外部への信号出力が阻止され
る。第６図の例では負方向分周信号２０Ａは出力
されず実際に外部へ出力されるのは正方向分周信
号１９Ａの１パルスのみとなる。
Ａに対して、Ｄ形フリツプフロツプ１８の出力信
号１８Ａは各パルス信号１，２のパルス幅だけ遅
れて動作し、又負論理アンド回路１９，２０によ
りＤ形フリツプフロツプ１８の各出力信号１８
Ａ，１８Ｂの状態に応じて正方向分周信号３及び
負方向分周信号４の外部への信号出力が阻止され
る。第６図の例では負方向分周信号２０Ａは出力
されず実際に外部へ出力されるのは正方向分周信
号１９Ａの１パルスのみとなる。
正方向パルス信号１と負方向パルス信号２の周
波数が等しく計数値が15と０の間で交互に繰り返
す場合でも実際の正方向分周信号１９Ａ及び負方
向分周信号２０Ａは出力することなはなく所期の
目的を達成することができる。
波数が等しく計数値が15と０の間で交互に繰り返
す場合でも実際の正方向分周信号１９Ａ及び負方
向分周信号２０Ａは出力することなはなく所期の
目的を達成することができる。
ｇ 他の実施例
第７図は本発明による可逆分周器の他の実施例
で分周比が１の場合を示した回路図である。即ち
正方向パルス信号と、負方向パルス信号２の各周
波数の差の周波数のパルス信号を出力する場合の
実施例である。分周比が１なので計数を行う分周
器は必要とせず簡潔な回路構成となつている。
で分周比が１の場合を示した回路図である。即ち
正方向パルス信号と、負方向パルス信号２の各周
波数の差の周波数のパルス信号を出力する場合の
実施例である。分周比が１なので計数を行う分周
器は必要とせず簡潔な回路構成となつている。
本実施例の場合、前述、第５図の実施例に於る
各分周信号３，４を各パルス信号１，２と同一と
考えれば全く同様な動作となるので詳細説明は省
略する。
各分周信号３，４を各パルス信号１，２と同一と
考えれば全く同様な動作となるので詳細説明は省
略する。
ｈ 発明の効果
本発明による可逆分周器によれば正方向パルス
信号と負方向パルス信号を入力し、それぞれのパ
ルス信号周波数の差の周波数を分周し、その分周
した周波数のパルス信号を分周信号として正確に
出力することが可能となり、周波数差に応じたパ
ルス信号を容易に得ることのできる可逆分周器を
提供することができる。
信号と負方向パルス信号を入力し、それぞれのパ
ルス信号周波数の差の周波数を分周し、その分周
した周波数のパルス信号を分周信号として正確に
出力することが可能となり、周波数差に応じたパ
ルス信号を容易に得ることのできる可逆分周器を
提供することができる。
第１図は従来の可逆分周器、第２図は第１図の
可逆分周器の動作説明のためのタイムチヤート、
第３図はタイミング回路、第４図は第１図の可逆
分周器の不都合を説明するためのタイムチヤー
ト、第５図は本発明による可逆分周器の一実施例
を示す回路図、第６図は第５図の可逆分周器の動
作説明のためのタイムチヤート、第７図は本発明
の他の実施例による可逆分周器の回路図である。 ９……クロツクパルス発生器、１０……インバ
ータ、１１，１２，１８……Ｄ形フリツプフロツ
プ、１３，１４……単安定マルチバイブレータ、
１５……可逆分周器（例えばSN74193）、１６…
…Ｓ−Ｒ形フリツプフロツプ、１７……負論理オ
ア回路、１９，２０……負論理アンド回路。
可逆分周器の動作説明のためのタイムチヤート、
第３図はタイミング回路、第４図は第１図の可逆
分周器の不都合を説明するためのタイムチヤー
ト、第５図は本発明による可逆分周器の一実施例
を示す回路図、第６図は第５図の可逆分周器の動
作説明のためのタイムチヤート、第７図は本発明
の他の実施例による可逆分周器の回路図である。 ９……クロツクパルス発生器、１０……インバ
ータ、１１，１２，１８……Ｄ形フリツプフロツ
プ、１３，１４……単安定マルチバイブレータ、
１５……可逆分周器（例えばSN74193）、１６…
…Ｓ−Ｒ形フリツプフロツプ、１７……負論理オ
ア回路、１９，２０……負論理アンド回路。
Claims (1)
- 【特許請求の範囲】 １ 正方向パルス信号と負方向パルス信号の２つ
の入力端子を有し、前記正方向パルス信号に応じ
て計数値が増加し、所定の計数値を越えて前記正
方向パルス信号が入力されたとき前記計数値を零
にすると共に正方向分周信号を出力し、前記負方
向パルス信号に応じて前記計数値が減少し、前記
計数値が零を越えて前記負方向パルス信号が入力
されたとき前記計数値を前記所定の計数値にする
と共に負方向分周信号を出力する可逆分周器に於
て、前記正方向分周信号と前記負方向分周信号の
それぞれをアンド回路を介して出力し、前に入力
された前記正方向パルス信号及び前記負方向パル
ス信号のいずれかを記憶するフリツプフロツプ回
路と、このフリツプフロツプ回路に記憶した信号
により前記正方向パルス信号及び前記負方向パル
ス信号のいずれかの信号が引き続き入力されたと
きのみ前記正方向分周信号及び前記負方向分周信
号のいずれかの信号を出力する様に前記アンド回
路にインターロツクすることを特徴とした可逆分
周器。 ２ 前記所定の計数値を零として前記正方向分周
信号を前記正方向パルス信号、前記負方向分周信
号を前記負方向パルス信号とし、分周比を１とし
た前記特許請求の範囲第１項記載の可逆分周器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5127382A JPS58170224A (ja) | 1982-03-31 | 1982-03-31 | 可逆分周器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5127382A JPS58170224A (ja) | 1982-03-31 | 1982-03-31 | 可逆分周器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58170224A JPS58170224A (ja) | 1983-10-06 |
| JPS6365245B2 true JPS6365245B2 (ja) | 1988-12-15 |
Family
ID=12882335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5127382A Granted JPS58170224A (ja) | 1982-03-31 | 1982-03-31 | 可逆分周器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58170224A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131171U (ja) * | 1987-02-18 | 1988-08-26 |
-
1982
- 1982-03-31 JP JP5127382A patent/JPS58170224A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131171U (ja) * | 1987-02-18 | 1988-08-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58170224A (ja) | 1983-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6243568B2 (ja) | ||
| GB2097617A (en) | Phase comparators | |
| JPS6365245B2 (ja) | ||
| CA1150367A (en) | Circuit for odd frequency division of a given pulse train | |
| JP2530663B2 (ja) | 分周回路 | |
| JPS6328368B2 (ja) | ||
| US4081755A (en) | Baud rate generator utilizing single clock source | |
| US4169994A (en) | Crystal oscillator and divider | |
| JPS6333737B2 (ja) | ||
| JPS635300Y2 (ja) | ||
| KR910003755Y1 (ko) | 프로그램 가능한 주파수 분주회로 | |
| JPH03171820A (ja) | ２ｎ―１分周回路 | |
| US3588473A (en) | Arrangement for forming the quotient of two frequencies | |
| JPH0237822A (ja) | 分周回路 | |
| JPS6233394Y2 (ja) | ||
| SU648976A1 (ru) | Дискретный нуль-орган | |
| JPH0247642Y2 (ja) | ||
| JPH05347555A (ja) | 可変分周回路 | |
| SU822348A1 (ru) | Преобразователь код-временной интервал | |
| JP2689539B2 (ja) | 分周器 | |
| JP3040589B2 (ja) | 周波数弁別器 | |
| SU771879A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| JPS60227521A (ja) | ２／３分周回路 | |
| JPS582493B2 (ja) | デイジタルイソウドウキカイロ | |
| JPH04287420A (ja) | デジタル奇数分周回路 |