JPS6364920B2 - - Google Patents
Info
- Publication number
- JPS6364920B2 JPS6364920B2 JP57196245A JP19624582A JPS6364920B2 JP S6364920 B2 JPS6364920 B2 JP S6364920B2 JP 57196245 A JP57196245 A JP 57196245A JP 19624582 A JP19624582 A JP 19624582A JP S6364920 B2 JPS6364920 B2 JP S6364920B2
- Authority
- JP
- Japan
- Prior art keywords
- paste
- conductive paste
- insulating paste
- photocurable
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 10
- 239000000919 ceramic Substances 0.000 claims description 5
- 239000011230 binding agent Substances 0.000 claims description 4
- 238000010304 firing Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 2
- 238000007639 printing Methods 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000007789 gas Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 11
- 239000010408 film Substances 0.000 description 11
- 239000002245 particle Substances 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VVQNEPGJFQJSBK-UHFFFAOYSA-N Methyl methacrylate Chemical compound COC(=O)C(C)=C VVQNEPGJFQJSBK-UHFFFAOYSA-N 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Description
【発明の詳細な説明】
発明の属する技術分野
本発明はセラミツク多層配線基板において、絶
縁層をはさんで上下に存在する配線導体部を電気
的に接続させるビアの形成方法に関する。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a method for forming vias in a ceramic multilayer wiring board for electrically connecting wiring conductor portions located above and below across an insulating layer.
従来技術
ビアの形成は絶縁層に開口部をつくるビアホー
ルの工程とこの開口部に導体層を形成するビアフ
イルの工程とに分けられる。Prior Art The formation of vias can be divided into a via hole process in which an opening is formed in an insulating layer and a via fill process in which a conductor layer is formed in this opening.
従来の代表的なビアの形成方法は、あらかじめ
パターン化されたスクリーンを用いて厚膜ペース
トを印刷、乾燥、焼成するいわゆる厚膜スクリー
ン印刷法である。この方法（すなわちビアホール
を有する絶縁層をスクリーン印刷で形成、焼成し
たのち、スクリーンを用いてビアホール部に導体
ペーストを印刷、焼成する方法）では、その工程
が比較較的簡単であり、容易に多層パターンが形
成できることから広く用いられてきた方法であ
る。しかしながらこの方法ではパターンがスクリ
ーンにより形成されるため、微小なビアパターン
形成には不向きである。量産レベルで考えた場合
ビアホールおよびビアフイルの大きさは250μm□
（ミクロン平方）程度がほぼ限界である。これよ
り小さなビアを形成する方法として、感光性レジ
ストと厚膜ペーストを組みあわせる方法がある。
例えば1980年のINTERNATIONAL
MICROELECTRO CONFERENCEの
PROCEEDINGSの論文「COMBINATION OF
THICK FILM DIELECTRIC／THIN FILM
CONDUCTOR FOR FINE PATTERN
FORMATION OF MULTI−LAYER
SUBSTRATE」においては、絶縁ペースト上に
感光性レジストを塗布し、露光、現像により絶縁
ペーストおよび感光性レジストにビアホールを形
成し、その後ビアフイルとして導体ペーストをう
め込む工法が述べられている。この方法ではビア
ホールの形成にフオトリソグラフイ技術を用いて
いること、およびビアホール部に導体ペーストを
うめ込むセルフアライメント技術であることな
ど、微小ビアに適した方法である。レジストの種
類や絶縁層の厚さにも依存するが100μm□程度の
ビアまで形成可能である。この方法の問題点は絶
縁ペーストとその上に形成する感光性レジストと
の密着力の許容範囲が狭いということである。密
着が弱すぎると感光性レジストの現像時に、感光
性レジストと絶縁ペーストの現像時に、感光性レ
ジストと絶縁ペーストとの間がはがれてしまう。
また密着が強すぎると、導体ペーストをうめ込ん
だ感光性レジストを絶縁ペーストから剥離する時
に、なかなか剥離しなかつたり、絶縁ペーストの
一部も一緒に剥離されてしまつたりする。したが
つてこの密着力をコントロールすることが重要で
あるとともにまた困難な点でもある。さらに、絶
縁層の上に、感光性レジストを形成するために、
レジストのための塗布、露光、現像および剥離な
どの工程が加わつており、工程が複雑になるとい
う欠点もある。 A typical conventional method for forming vias is the so-called thick film screen printing method, in which a thick film paste is printed, dried, and fired using a previously patterned screen. This method (i.e., forming an insulating layer with via holes by screen printing and firing, and then using a screen to print conductive paste on the via holes and firing) is a relatively simple process, and it is easy to multi-layer. This method has been widely used because it can form patterns. However, since the pattern is formed by a screen in this method, it is not suitable for forming minute via patterns. When considering mass production level, the size of via hole and via film is 250μm□
(microns square) is almost the limit. A method for forming vias smaller than this is to combine a photosensitive resist with a thick film paste.
For example, INTERNATIONAL in 1980
MICROELECTRO CONFERENCE
PROCEEDINGS paper “COMBINATION OF
THICK FILM DIELECTRIC/THIN FILM
CONDUCTOR FOR FINE PATTERN
FORMATION OF MULTI−LAYER
SUBSTRATE describes a method in which a photosensitive resist is applied onto an insulating paste, a via hole is formed in the insulating paste and the photosensitive resist by exposure and development, and then a conductive paste is filled in as a via film. This method is suitable for small vias, as it uses photolithography technology to form the via holes and uses self-alignment technology to embed conductive paste into the via holes. Although it depends on the type of resist and the thickness of the insulating layer, it is possible to form vias up to about 100 μm square. The problem with this method is that the allowable range of adhesion between the insulating paste and the photosensitive resist formed thereon is narrow. If the adhesion is too weak, the gap between the photosensitive resist and the insulating paste will peel off when the photosensitive resist and the insulating paste are developed.
Furthermore, if the adhesion is too strong, when the photosensitive resist embedded with the conductive paste is peeled off from the insulating paste, it may be difficult to peel it off, or a portion of the insulating paste may be peeled off along with it. Therefore, controlling this adhesion is both important and difficult. Furthermore, in order to form a photosensitive resist on the insulating layer,
It also has the disadvantage that the process is complicated, as steps such as resist coating, exposure, development, and peeling are added.
発明の目的
本発明の目的は光硬化性絶縁ペーストを用いて
ビアホールを形成し、その上から導体ペーストを
ビアホールにうめ込んでビアフイルとし、その後
絶縁ペースト上に残つた余分の導体ペーストを除
去する工法を用いることにより、上記欠点を解決
し、簡単な工程でビアの形成を可能にする方法を
提供することにある。Purpose of the Invention The purpose of the present invention is to form a via hole using photocurable insulating paste, fill the via hole with conductive paste from above to form a via film, and then remove excess conductive paste remaining on the insulating paste. It is an object of the present invention to provide a method that solves the above-mentioned drawbacks and makes it possible to form vias in a simple process.
また本発明の他の目的は、O2＋CF4のプラズマ
アツシヤーにより、絶縁ペースト上の導体ペース
トの除去を容易にした方法を提供することにあ
る。 Another object of the present invention is to provide a method in which conductive paste on insulating paste can be easily removed using O 2 +CF 4 plasma assher.
また本発明の他の目的は100μm□（ミクロン平
方）以下の微小なビアの形成方法を提供すること
にある。 Another object of the present invention is to provide a method for forming micro vias of 100 μm square (micron square) or less.
発明の構成
本発明の方法は、セラミツク基板の表面に光硬
化性絶縁ペーストを印刷、乾燥する第１の工程
と、
露光および現像により、前記光硬化性絶縁ペー
ストの所望の部分をとりのぞき開口部を形成する
第２の工程と、
基板の周辺部をおおうステンシルスクリーンを
用いて導体ペーストを前記開口部にうめ込む第３
の工程と、
前記開口部以外の光硬化性絶縁ペーストに付着
した導体ペーストを除去する第４の工程と、
前記光硬化性絶縁ペーストおよび前記開口部に
うめ込まれた導体ペーストを焼成し、絶縁層およ
び導体層とする第５の工程とを含むことを特徴と
する。Structure of the Invention The method of the present invention includes a first step of printing and drying a photocurable insulating paste on the surface of a ceramic substrate, and removing a desired portion of the photocurable insulating paste by exposure and development to form an opening. a second step of forming a conductive paste into the opening using a stencil screen that covers the periphery of the substrate;
a fourth step of removing the conductive paste adhering to the photocurable insulating paste other than the opening, and baking the photocurable insulating paste and the conductive paste embedded in the opening to insulate the insulating paste. and a fifth step of forming a layer and a conductor layer.
本発明の実施の態様としての方法は、上記発明
の第４の工程において、O2＋CF4のガスプラズマ
アツシヤーを用いることにより、導体ペーストの
有機バインダ成分を燃焼させ絶縁ペーストから導
体ペーストを除去しやすくした方法を含むことを
特徴とする。 In the method as an embodiment of the present invention, in the fourth step of the invention, the organic binder component of the conductive paste is burned and the conductive paste is removed from the insulating paste by using an O 2 + CF 4 gas plasma assher. A feature of the invention is that it includes a method that makes it easier to do so.
発明の実施例
次に本発明について図面を参照して詳細に説明
する。Embodiments of the Invention Next, the present invention will be described in detail with reference to the drawings.
第１図を参照すると、アルミナ基板１の表面に
光硬化性絶縁ペースト２が印刷乾燥されている。
光硬化性絶縁ペーストは、アルミナ粒子Al2O3
と、二酸化シリコンSiO2を主成分とするガラス
粒子よりなる無機成分と、メチルメタクリレート
を主成分とする有機樹脂にアクリレート系の光架
橋剤（商品名Ａ−4G）などからなる有機成分と
からなる。本ペーストに光が当ると有機成分が架
橋反応し、重合して１―１―１トリクロルエタン
に不溶となる。光が当らない部分は重合せず１―
１―１トリクロルエタンに可溶である。したがつ
て、１―１―１トリクロルエタンを印刷されたこ
の絶縁ペースト上にスプレーすると光が当つた部
分が残り、光が当らなかつた部分が除去される。
この特性はちようどネガタイプのフオトレジスト
と同じである。次にこの絶縁ペーストを900℃程
度で焼成すると有機成分は完全に燃焼し、無機成
分のみが残る。無機成分のガラス粒子は軟化し、
アルミナ粒子間に入り込みちみつな無機絶縁層と
なる。このように、フオトリソグラフイー技術を
用いてビアホールパターンを有する絶縁層を形成
できるのが光硬化性絶縁ペーストの特徴である。 Referring to FIG. 1, a photocurable insulating paste 2 is printed and dried on the surface of an alumina substrate 1. As shown in FIG.
Photocurable insulation paste is made of alumina particles Al 2 O 3
, an inorganic component consisting of glass particles mainly composed of silicon dioxide SiO2 , and an organic component consisting of an organic resin mainly composed of methyl methacrylate and an acrylate photocrosslinking agent (trade name A-4G). . When this paste is exposed to light, the organic components undergo a crosslinking reaction, polymerize, and become insoluble in 1-1-1 trichloroethane. Areas that are not exposed to light do not polymerize 1-
Soluble in 1-1 trichloroethane. Therefore, when 1-1-1 trichloroethane is sprayed onto this printed insulating paste, the exposed areas remain and the unexposed areas are removed.
This characteristic is exactly the same as that of a negative type photoresist. Next, when this insulating paste is fired at around 900°C, the organic components are completely burned off, leaving only the inorganic components. The inorganic glass particles soften,
It penetrates between the alumina particles and forms a tight inorganic insulating layer. As described above, a feature of the photocurable insulating paste is that an insulating layer having a via hole pattern can be formed using photolithography technology.
次に第２図を参照すると、前記光硬化性絶縁ペ
ースト２の所望の部分のペーストがとりのぞかれ
開口部３が形成されている。これがビアホールと
呼ばれるものである。このビアホールの形成は、
図示されていないガラスマスクを通して露光した
のち、１―１―１トリクロルエタン液を用いて現
像することによりなされる。このときに形成され
るビアホールの可能な大きさは、光硬化性絶縁ペ
ーストの解像性に依存するが本実施例で用いたも
のは、最小50〜80μm□（ミクロン平方）までが形
成できる。これは従来のスクリーン印刷法や、絶
縁ペーストと感光性レジストを組みあわせた方法
と比べて、1/4〜1/2の大きさである。第３図を参
照すると、図示されていないステンシルスクリー
ンを用いて導体ペーストが絶縁ペースト２表面に
印刷される。導体ペースト４は、絶縁ペースト表
面にもごく薄く残るが、ビアホール３の部分には
うめ込まれてビアフイル５となる。光硬化性絶縁
ペースト２の表面はかなり平滑であり、導体ペー
ストの残渣４はビアフイル部のペースト量と比べ
少量である。また基板の周辺部はステンシルスク
リーンでカバーされるために導体ペーストは付着
していない。このように、ステンシルスクリーン
を用いることにより、ビアフイルの必要な領域の
みに導体ペーストをうめ込むことが可能になる。 Next, referring to FIG. 2, a desired portion of the photocurable insulating paste 2 is removed to form an opening 3. This is called a beer hall. The formation of this via hole is
After exposure through a glass mask (not shown), development is performed using a 1-1-1 trichloroethane solution. The possible size of the via hole formed at this time depends on the resolution of the photocurable insulating paste, but in the case of the via hole used in this example, a minimum of 50 to 80 μm square (micron square) can be formed. This is 1/4 to 1/2 the size of conventional screen printing methods or methods that combine insulating paste and photosensitive resist. Referring to FIG. 3, a conductive paste is printed on the surface of the insulating paste 2 using a stencil screen (not shown). The conductive paste 4 remains very thinly on the surface of the insulating paste, but is filled into the via hole 3 to form a via film 5. The surface of the photocurable insulating paste 2 is quite smooth, and the amount of conductive paste residue 4 is small compared to the amount of paste in the via fill portion. Also, since the periphery of the board is covered with a stencil screen, no conductive paste is attached to it. In this way, by using the stencil screen, it becomes possible to embed the conductive paste only in the necessary areas of the via fill.
第４図を参照すると、光硬化性絶縁ペースト表
面に残つた導体ペーストが除去されている。これ
には、スコツチブライトを用いた研摩装置が用い
られる。スコツチブライトは住友3M社の商品名
であるが、研摩を目的としたブラシの一種であ
る。この研摩装置では、自転する円板状のテーブ
ルに基板を固定し、上からスコツチブライトが下
がつてきて基板表面を研摩するしくみになつてい
る。基板はテーブルと一緒に回転するため表面が
スコツチブライトとこすれて研摩がおこなわれ
る。回転数は毎分５〜20回転程度である。光硬化
性絶縁ペーストのごとく表面も一緒に除去するこ
とにより、導体ペーストの除去は完全になる。ま
たビアホール部にうめ込まれた導体ペースト５
は、この研摩工程では除去されずに残つている。 Referring to FIG. 4, the conductive paste remaining on the surface of the photocurable insulating paste has been removed. For this purpose, a polishing device using Scotchibrite is used. Scotch Bright is a product name of Sumitomo 3M Company, and is a type of brush for polishing purposes. In this polishing device, a substrate is fixed to a rotating disk-shaped table, and a Scotchibrite descends from above to polish the surface of the substrate. As the substrate rotates together with the table, the surface rubs against the Scotchibright, resulting in polishing. The rotation speed is about 5 to 20 revolutions per minute. The conductive paste can be completely removed by removing the surface as well as the photocurable insulating paste. Also, the conductive paste 5 embedded in the via hole part
remains without being removed in this polishing step.
第５図を参照すると、光硬化性絶縁ペースト２
とビアフイルの導体ペースト５とが焼成され、そ
れぞれ絶縁層２′と導体層５′とになつている。以
上説明したように、本発明では感光性レジストを
用いることなくビア形成が容易に行なえるととも
に、微小なビアの形成が可能である。第６図を参
照すると本発明の第２の実施例は次のようにして
実施される。すなわち、光硬化性絶縁ペースト２
の表面に導体ペースト４が付着している状態で
O2＋CF4混合ガスによるプラズマアツシヤーが行
なわれる。O2とCF4とのガスの混合比は１：１で
ある。アツシヤーは通常の円筒形プラズマアツヤ
ー装置が用いられる。条件は、ガス圧が0.1〜
1torr、RFパワーが300W〜500W、温度が70〜
100℃程度である。10分間程度のアツシヤー処理
で導体ペースト４および光硬化性絶縁ペーストの
表面部２″のそれぞれの有機バインダ成分が燃焼
し、ペーストの無機成分粒子を結びつける力がな
くなるため、ペーストはごく弱い力で容易に除去
が可能になる。除去の方法としては、基板を回転
しながらナイロン等のブラシで軽くこするスピン
スクラバー装置を利用したり、高圧で純水をふき
つける方法などがある。第７図にはこうして光硬
化性絶縁ペーストの表面部および導体ペーストを
除去した後の状態が示されている。第６図の状態
においては、ビアホール部にうめ込まれた導体ペ
ースト５は中央部がくぼんだ形状となるがプラズ
マアツシヤーを用いて導体ペースト４を除去する
工程において、絶縁ペーストの表面部２″も一緒
に除去される。したがつて、第７図に示されるよ
うにビアホール部５も含めて絶縁ペースト２の表
面全体が平滑になる。 Referring to FIG. 5, photocurable insulation paste 2
and the conductive paste 5 of the via film are fired to form an insulating layer 2' and a conductive layer 5', respectively. As described above, according to the present invention, vias can be easily formed without using a photosensitive resist, and minute vias can also be formed. Referring to FIG. 6, a second embodiment of the present invention is implemented as follows. That is, photocurable insulation paste 2
With conductor paste 4 attached to the surface of
Plasma ashering is performed using a mixed gas of O 2 + CF 4 . The gas mixing ratio of O 2 and CF 4 was 1:1. As the atsher, a conventional cylindrical plasma atsher device is used. The conditions are that the gas pressure is 0.1~
1torr, RF power 300W~500W, temperature 70~
The temperature is around 100℃. The organic binder components of the conductive paste 4 and the surface portion 2'' of the photocurable insulating paste are burned by the 10-minute atsher treatment, and the force that binds the inorganic component particles of the paste is lost, so the paste can be easily applied with very weak force. Removal can be done by using a spin scrubber device that gently scrubs the substrate with a nylon brush while rotating it, or by spraying it with pure water under high pressure.As shown in Figure 7. This shows the state after removing the surface part of the photocurable insulating paste and the conductive paste.In the state shown in Fig. 6, the conductive paste 5 embedded in the via hole has a concave shape in the center. However, in the step of removing the conductive paste 4 using a plasma assher, the surface portion 2'' of the insulating paste is also removed. Therefore, as shown in FIG. 7, the entire surface of the insulating paste 2 including the via hole portion 5 becomes smooth.
第８図を参照すると、この後絶縁ペースト２と
ビアホール部導体ペースト５とが焼成されて、そ
れぞれ絶縁層２′と導体層５′になることは第１の
実施例と同じである。プラズマアツシヤーを用い
ることによつて導体ペーストの除去が非常に容易
になること、およびプラズマアツシヤーの時間を
かえることにより、絶縁層表面の脱有機バインダ
部分（第７図の２″）の厚さを任意の値に制御で
きることが本実施例の利点である。 Referring to FIG. 8, the insulating paste 2 and the via hole conductor paste 5 are then fired to form an insulating layer 2' and a conductor layer 5', respectively, as in the first embodiment. By using a plasma assher, the conductor paste can be removed very easily, and by changing the plasma asshearing time, the thickness of the organic binder removed portion (2'' in Figure 7) on the surface of the insulating layer can be reduced. An advantage of this embodiment is that the height can be controlled to an arbitrary value.
発明の効果
本発明には光硬化性絶縁ペーストを用いてビア
ホールを形成し、その上から導体ペーストをビア
ホールに埋込んでビアフイルとし、その後絶縁ペ
ースト上に残つた余分の導体ペーストを除去する
工法を用いることにより、簡単な工程で微細なビ
アを形成できるという効果がある。Effects of the Invention The present invention includes a method in which a via hole is formed using a photocurable insulating paste, a conductive paste is filled into the via hole from above to form a via film, and then the excess conductive paste remaining on the insulating paste is removed. By using this, there is an effect that fine vias can be formed in a simple process.
第１図から第５図までは本発面の第１の実施例
を示す。程断面図であり第６図から第８図までは
本発明の第２の実施例を示す工程断面図である。
第１図から第８図において、１……アルミナ基
板、２……光硬化性絶縁ペースト、２′……絶縁
層、２″……光硬化性絶縁ペースト表面部、３…
…ビアホール、４……導体ペースト残渣、５……
ビアフイルの導体ペースト、５′……導体層。
1 to 5 show a first embodiment of the present invention. FIG. 6 to FIG. 8 are process cross-sectional views showing a second embodiment of the present invention. 1 to 8, 1...alumina substrate, 2...photocurable insulating paste, 2'...insulating layer, 2''...surface portion of photocurable insulating paste, 3...
...Via hole, 4...Conductor paste residue, 5...
Via film conductor paste, 5'...conductor layer.
Claims (1)
トを印刷、乾燥する第１の工程と、 露光および現像により、前記光硬化性絶縁ペー
ストの所望の部分をとりのぞき開口部を形成する
第２の工程と、 基板の周辺部をおおうステンシルスクリーンを
用い、導体ペーストを前記開口部にうめ込む第３
の工程と、 前記開口部以外の前記光硬化性絶縁ペースト表
面に付着した導体ペーストを除去する第４の工程
と、 前記光硬化性絶縁ペーストおよび前記開口部に
うめ込まれた導体ペーストを焼成し、絶縁層およ
び導体層とする第５の工程とを有することを特徴
とするセラミツク多層配線基板の製造方法。 ２ 前記第４の工程において、前記光硬化性絶縁
ペーストの表面に付着した導体ペースト中の有機
バインダ成分を酸素とフツ化炭素の混合ガスプラ
ズマにより燃焼させ除去しやすくしたことを特徴
とする特許請求範囲第１項記載のセラミツク多層
配線基板の製造方法。[Claims] 1. A first step of printing and drying a photocurable insulating paste on the surface of a ceramic substrate, and removing a desired portion of the photocurable insulating paste by exposure and development to form an opening. and a third step of filling the opening with conductive paste using a stencil screen that covers the periphery of the board.
a fourth step of removing conductive paste adhering to the surface of the photocurable insulating paste other than the opening; and firing the photocurable insulating paste and the conductive paste embedded in the opening. . A method for manufacturing a ceramic multilayer wiring board, comprising: a fifth step of forming an insulating layer and a conductive layer. 2. A patent claim characterized in that, in the fourth step, the organic binder component in the conductive paste adhering to the surface of the photocurable insulating paste is easily removed by burning it with a mixed gas plasma of oxygen and carbon fluoride. A method for manufacturing a ceramic multilayer wiring board according to item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19624582A JPS5986292A (en) | 1982-11-09 | 1982-11-09 | Method of producing ceramic multilayer circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19624582A JPS5986292A (en) | 1982-11-09 | 1982-11-09 | Method of producing ceramic multilayer circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5986292A JPS5986292A (en) | 1984-05-18 |
| JPS6364920B2 true JPS6364920B2 (en) | 1988-12-14 |
Family
ID=16354598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19624582A Granted JPS5986292A (en) | 1982-11-09 | 1982-11-09 | Method of producing ceramic multilayer circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5986292A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS611237A (en) * | 1984-06-13 | 1986-01-07 | Canon Electronics Inc | Manufacture of sheet coil |
| JP2800446B2 (en) * | 1991-03-12 | 1998-09-21 | 日本電気株式会社 | Method of forming fine wiring pattern on ceramic green sheet |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5785293A (en) * | 1980-11-17 | 1982-05-27 | Nippon Electric Co | Method of producing hihg density multilayer circuit board |
| JPS57196244A (en) * | 1981-05-28 | 1982-12-02 | Ricoh Co Ltd | Electrophotographic receptor |
-
1982
- 1982-11-09 JP JP19624582A patent/JPS5986292A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5785293A (en) * | 1980-11-17 | 1982-05-27 | Nippon Electric Co | Method of producing hihg density multilayer circuit board |
| JPS57196244A (en) * | 1981-05-28 | 1982-12-02 | Ricoh Co Ltd | Electrophotographic receptor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5986292A (en) | 1984-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4963512A (en) | Method for forming conductor layers and method for fabricating multilayer substrates | |
| US6150074A (en) | Method of forming electrically conductive wiring pattern | |
| JPS6364920B2 (en) | ||
| US4704188A (en) | Wet chemical etching of crxsiynz | |
| JPH0794848A (en) | Formation of conductor layer pattern | |
| JPH0458167B2 (en) | ||
| JP2805432B2 (en) | Method for manufacturing bumped circuit board | |
| JP2625968B2 (en) | Printed wiring board | |
| JP2896296B2 (en) | Manufacturing method of ceramic wiring board | |
| JPS625356B2 (en) | ||
| US5578186A (en) | Method for forming an acrylic resist on a substrate and a fabrication process of an electronic apparatus | |
| JPH09139564A (en) | Thick film wiring and its formation | |
| JPH0983096A (en) | Circuit base board and its preparation | |
| Watanabe et al. | Thick-film fine pattern formation by a photolithographic process | |
| JPH07147469A (en) | Conductor paste | |
| JP2661231B2 (en) | Manufacturing method of printed wiring board | |
| JPS5527639A (en) | Photo-resist pattern forming method | |
| JPH058856B2 (en) | ||
| JP2720511B2 (en) | Viafill formation method | |
| JPH0114718B2 (en) | ||
| JPS61242099A (en) | Manufacture of high-density multilayer interconnection board | |
| JPS5986291A (en) | Method of producing ceramic multilayer circuit board | |
| JPS60211898A (en) | Method of producing multilayer circuit substrate | |
| JPH0837372A (en) | Production process of ceramic multilayer wiring board | |
| JPS62125630A (en) | Forming method for pattern |