JP2720511B2 - Viafill formation method - Google Patents
Viafill formation methodInfo
- Publication number
- JP2720511B2 JP2720511B2 JP1102478A JP10247889A JP2720511B2 JP 2720511 B2 JP2720511 B2 JP 2720511B2 JP 1102478 A JP1102478 A JP 1102478A JP 10247889 A JP10247889 A JP 10247889A JP 2720511 B2 JP2720511 B2 JP 2720511B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- conductive resin
- photoresist
- insulating film
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、有機膜を絶縁層とするセラミック多層配線
基板の製造に関し、絶縁層をはさんで上下に存在する導
体配線を電気的に接続するヴィアフィルの形成方法に関
する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacture of a ceramic multilayer wiring board having an organic film as an insulating layer, and electrically connects conductor wiring existing above and below the insulating layer. And a method for forming a viafill.
従来、有機膜を絶縁層とする多層配線基板におけるヴ
ィアフィルは以下のように形成されている。即ちヴィア
ホールを有する有機絶縁膜上からポリイミド系導電樹脂
を埋込み、その上から液状フォトレジストを塗布・乾燥
する。次に所定のマスクを通して露光・現像することに
よりヴィアホール部分以外のレジストを除去する。この
時、ポリイミド系導電樹脂埋込みの際ヴィアホール以外
の部分に付着した導電樹脂の残渣も一緒に除去される。
次にヴィアホール上のレジストを溶剤で剥離し、ヴィア
ホール内に埋込まれた導電樹脂をキュアして硬化させ
る。このようにしてヴィアフィルが形成される。Conventionally, a via fill in a multilayer wiring board having an organic film as an insulating layer is formed as follows. That is, a polyimide-based conductive resin is embedded from above the organic insulating film having via holes, and a liquid photoresist is applied and dried from above. Next, the resist other than the via hole portion is removed by exposing and developing through a predetermined mask. At this time, residues of the conductive resin adhered to portions other than the via holes when the polyimide-based conductive resin is embedded are also removed.
Next, the resist on the via hole is stripped with a solvent, and the conductive resin embedded in the via hole is cured and cured. In this way, a via fill is formed.
上述した従来のヴィアフィル形成方法では、絶縁膜上
から導電樹脂を埋込むため、ヴィアにおける導電樹脂面
は絶縁膜面よりどうしても低くなり、更に、導電樹脂を
キュアして硬化させる時樹脂が収縮するので一層低くな
ってしまう。このためヴィアの部分がへこむことにな
り、その上に信号配線を電解めっきにより形成する際、
電極層として表面に形成する金属薄膜がヴィアの部分に
うまくつながらなかったり、めっきクラックが入ったり
して配線が断線してしまうことがあるという欠点を有し
ていた。In the above-described conventional via-fill forming method, since the conductive resin is embedded from above the insulating film, the conductive resin surface in the via is inevitably lower than the insulating film surface, and further, the resin shrinks when the conductive resin is cured by curing. So it will be even lower. For this reason, the via part is dented, and when forming the signal wiring thereon by electrolytic plating,
There is a drawback that the metal thin film formed on the surface as the electrode layer does not connect well to the via portion, or the wiring cracks due to plating cracks.
本発明におけるヴィアフィル形成方法は、ヴィアホー
ルを有する有機絶縁膜上に銅/ニッケルの薄膜を形成す
る第1の工程と、前記銅/ニッケルの薄膜上に液状フォ
トレジストを塗布・乾燥した後に所定のマスクを通して
露光・現像することにより前記ヴィアホール部分を除去
する第2の工程と、前記フォトレジスト上から前記ヴィ
アホールにポリイミド系導電樹脂を埋め込む第3の工程
と、前記フォトレジストを剥離する第4の工程と、この
第4の工程後に露出した前記銅/ニッケル薄膜をエッチ
ングする第5の工程と、前記ヴィアホールに埋め込まれ
た前記ポリイミド系導電樹脂をキュアして硬化させる第
6の工程とを含み、この第6の工程の後に前記ヴィアホ
ールに埋め込まれて硬化された前記ポリイミド系導電樹
脂と前記有機絶縁膜とが平坦な表面をなす膜厚のフォト
レジストとなるように前記第2の工程で液状フォトレジ
ストを塗布・乾燥することを特徴とする。本願のヴィア
フィル形成方法は、ヴィアホールを有する絶縁膜上に液
状フォトレジストを塗布・乾燥した後に所定のマスクを
通して露光・現像することにより前記ヴィアホール部分
を除去する第1の工程と、前記フォトレジスト上から前
記ヴィアホールに導電樹脂を埋め込む第2の工程と、前
記フォトレジストを剥離する第3の工程と、前記ヴィア
ホールに埋め込まれた前記導電樹脂をキュアして硬化さ
せる第4の工程とを含み、この第4の工程の後に前記ヴ
ィアホールに埋め込まれて硬化された前記導電樹脂と前
記絶縁膜とが平坦な表面をなす膜厚のフォトレジストと
なるように前記第2の工程で液状フォトレジストを塗布
・乾燥することを特徴とする。The method for forming a via fill according to the present invention includes a first step of forming a thin film of copper / nickel on an organic insulating film having via holes, and a method of applying and drying a liquid photoresist on the thin film of copper / nickel. A second step of removing the via hole portion by exposing and developing through a mask, a third step of embedding a polyimide-based conductive resin in the via hole from above the photoresist, and a step of removing the photoresist. A fourth step, a fifth step of etching the copper / nickel thin film exposed after the fourth step, and a sixth step of curing and curing the polyimide-based conductive resin embedded in the via hole. The polyimide-based conductive resin embedded and cured in the via hole after the sixth step, and the organic insulating film. Characterized in that the coating and drying a liquid photoresist in the second step so that the photoresist film thickness forming a flat surface. The method of forming a via fill according to the present application includes a first step of applying and drying a liquid photoresist on an insulating film having a via hole, and then exposing and developing through a predetermined mask to remove the via hole portion; A second step of embedding a conductive resin in the via hole from above the resist, a third step of removing the photoresist, and a fourth step of curing and curing the conductive resin embedded in the via hole In the second step, the conductive resin and the insulating film embedded and cured in the via hole after the fourth step become a photoresist having a thickness that forms a flat surface. It is characterized in that a photoresist is applied and dried.
次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第1〜7図は本発明の一実施例の工程断面図である。 1 to 7 are process sectional views of one embodiment of the present invention.
第1図においてヴィアホール1を有する有機絶縁膜2
上に銅を1000Å〜2000Åの厚さにスパッタリングし、更
にこれを電極として電解ニッケルめっきを行い約1μm
の銅/ニッケルの薄膜3を形成する。これはフォトレジ
ストのパターニングを容易にするためと、後にこの上に
埋め込むポリイミド系導電樹脂との密着を良くする為で
ある。次に第2図に示すように銅/ニッケルの薄膜3上
に液状フォトレジスタ4を塗布・乾燥する。この時、フ
ォトレジスト4の膜厚は、後にこの上からヴィアフィル
として埋込む導電樹脂がキュアされて収縮した際、有機
絶縁膜2とほぼ同じ厚さになるようにコントロールす
る。このように適当な厚さに塗布されたフォトレジスト
4を所定のマスクを通して露光・現像することにより、
第3図に示すようにヴィアホール1内のレジストを除去
する。In FIG. 1, an organic insulating film 2 having a via hole 1
Copper is sputtered to a thickness of 1000 to 2000 mm on top, and electrolytic nickel plating is performed using this as an electrode to about 1 μm.
Of the copper / nickel thin film 3 is formed. This is for the purpose of facilitating the patterning of the photoresist and improving the adhesion to the polyimide-based conductive resin to be buried thereon. Next, as shown in FIG. 2, a liquid photoresist 4 is applied on the copper / nickel thin film 3 and dried. At this time, the thickness of the photoresist 4 is controlled so that when the conductive resin to be buried as a via fill is cured and contracted later, the thickness of the photoresist 4 becomes substantially the same as that of the organic insulating film 2. By exposing and developing the photoresist 4 applied to an appropriate thickness in this way through a predetermined mask,
As shown in FIG. 3, the resist in the via hole 1 is removed.
次にこのフォトレジスト4上にポリイミド系の導電樹
脂5をスキージ6によてすべらせ、第4図に示すように
ヴィアホール1内に導電樹脂5を埋込む。次にメチルエ
チルケトン等の溶剤によりレジスト4を剥離する。この
時ポリイミド系の導電樹脂5は溶解しないのでそのまま
残り、第5図に示すようになる。次に、この導電樹脂5
をマスキングレジストとしてイオンビームエッチングに
より銅/ニッケルの薄膜3をエッチングし、更にこの導
電樹脂5をキュアして硬化した導電樹脂7とすることに
より第6図に示すようになる。Next, a polyimide-based conductive resin 5 is slid on the photoresist 4 with a squeegee 6, and the conductive resin 5 is embedded in the via hole 1 as shown in FIG. Next, the resist 4 is peeled off with a solvent such as methyl ethyl ketone. At this time, since the polyimide conductive resin 5 does not dissolve, it remains as it is, as shown in FIG. Next, the conductive resin 5
By etching the copper / nickel thin film 3 by ion beam etching using as a masking resist, and further curing the conductive resin 5 to obtain a cured conductive resin 7, the result is as shown in FIG.
レジスト4の厚さを適当に選ぶことにより導電樹脂5
がキュアにより収縮して有機絶縁膜2とほぼ同じ厚さと
なり表面は平坦となる。これによりこの上に上部配線9
を電解めっきで形成する際、表面が平坦であるので電極
層はきれいにつながり、めっきにクラックが入ることも
なく、第7図に示すように下部配線8と断線することな
く接続される。By appropriately selecting the thickness of the resist 4, the conductive resin 5 can be formed.
Is shrunk by curing and becomes almost the same thickness as the organic insulating film 2, and the surface becomes flat. Thereby, the upper wiring 9 is formed on this.
Is formed by electrolytic plating, the surface is flat, so that the electrode layer is connected neatly, the plating is not cracked, and is connected to the lower wiring 8 without disconnection as shown in FIG.
以上説明したように本発明は、有機多層配線基板の絶
縁膜をはさんで上下に存在する導体配線をつなぐヴィア
フィルの形成において、ヴィアホールをあけた有機絶縁
膜上からではなく、有機絶縁膜上に更にファトレジスト
を塗布してその上から導電樹脂を埋込むことにより、有
機絶縁膜と導電樹脂をほぼ同じ厚さにすることができ、
表面に段差がなく平坦になるのでその上に形成する配線
が断線をおこすことなく容易に形成できるという効果が
ある。As described above, the present invention relates to a method of forming a via-fill that connects conductor wirings above and below an insulating film of an organic multilayer wiring substrate, not from above the organic insulating film with a via hole, but to the organic insulating film. By further applying a photoresist on top and embedding the conductive resin from above, the organic insulating film and the conductive resin can be made almost the same thickness,
Since the surface is flat without any steps, there is an effect that the wiring formed thereon can be easily formed without disconnection.
第1図〜第7図は本発明の一実施例を工程順に示す断面
図である。 1……ヴィアホール、2……有機絶縁膜、3……銅/ニ
ッケル薄膜、4……フォトレジスト、5……導電樹脂、
6……スキージ、7……硬化した導電樹脂、8……下部
配線、9……上部配線。1 to 7 are sectional views showing one embodiment of the present invention in the order of steps. 1 ... via hole, 2 ... organic insulating film, 3 ... copper / nickel thin film, 4 ... photoresist, 5 ... conductive resin,
6 ... squeegee, 7 ... cured conductive resin, 8 ... lower wiring, 9 ... upper wiring.
Claims (2)
ニッケルの薄膜を形成する第1の工程と、前記銅/ニッ
ケルの薄膜上に液状フォトレジストを塗布・乾燥した後
に所定のマスクを通して露光・現像することにより前記
ヴィアホール部分を除去する第2に工程と、前記フォト
レジスト上から前記ヴィアホールにポリイミド系導電樹
脂を埋め込む第3の工程と、前記フォトレジストを剥離
する第4の工程と、この第4の工程後に露出した前記銅
/ニッケル薄膜をエッチングする第5の工程と、前記ヴ
ィアホールに埋め込まれた前記ポリイミド系導電樹脂を
キュアして硬化させる第6の工程とを含み、この第6の
工程の後に前記ヴィアホールに埋め込まれて硬化された
前記ポリイミド系導電樹脂と前記有機絶縁膜とが平坦な
表面をなす膜厚のフォトレジストとなるように前記第2
の工程で液状フォトレジストを塗布・乾燥することを特
徴とするヴィアフィル形成方法。The present invention relates to an organic insulating film having a via hole.
A first step of forming a nickel thin film, and a second step of applying and drying a liquid photoresist on the copper / nickel thin film, and then exposing and developing through a predetermined mask to remove the via hole portion. A third step of embedding a polyimide-based conductive resin in the via hole from above the photoresist, a fourth step of removing the photoresist, and etching the copper / nickel thin film exposed after the fourth step. And a sixth step of curing and curing the polyimide-based conductive resin embedded in the via hole. After the sixth step, the cured polyimide resin is embedded in the via hole and cured. The second step is performed so that the polyimide conductive resin and the organic insulating film form a photoresist having a thickness that forms a flat surface.
And applying and drying a liquid photoresist in the step (c).
トレジストを塗布・乾燥した後に所定のマスクを通して
露光・現像することにより前記ヴィアホール部分を除去
する第1の工程と、前記フォトレジスト上から前記ヴィ
アホールに導電樹脂を埋め込む第2の工程と、前記フォ
トレジストを剥離する第3の工程と、前記ヴィアホール
に埋め込まれた前記導電樹脂をキュアして硬化させる第
4の工程とを含み、この第4の工程の後に前記ヴィアホ
ールに埋め込まれて硬化された前記導電樹脂と前記絶縁
膜とが平坦な表面をなす膜厚のフォトレジストとなるよ
うに前記第2の工程で液状フォトレジストを塗布・乾燥
することを特徴とするヴィアフィル形成方法。A first step of coating and drying a liquid photoresist on an insulating film having a via hole, and exposing and developing through a predetermined mask to remove the via hole portion; A second step of embedding a conductive resin in the via hole, a third step of removing the photoresist, and a fourth step of curing and curing the conductive resin embedded in the via hole, After the fourth step, a liquid photoresist is applied in the second step so that the conductive resin and the insulating film embedded and cured in the via hole become a photoresist having a thickness that forms a flat surface. A via-fill forming method comprising applying and drying.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1102478A JP2720511B2 (en) | 1989-04-21 | 1989-04-21 | Viafill formation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1102478A JP2720511B2 (en) | 1989-04-21 | 1989-04-21 | Viafill formation method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02281685A JPH02281685A (en) | 1990-11-19 |
JP2720511B2 true JP2720511B2 (en) | 1998-03-04 |
Family
ID=14328563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1102478A Expired - Fee Related JP2720511B2 (en) | 1989-04-21 | 1989-04-21 | Viafill formation method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2720511B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090113702A1 (en) * | 2007-11-01 | 2009-05-07 | Western Digital Technologies, Inc. | Disk drive comprising a double sided flex circuit wherein a first side lead provides an etching mask for a second side lead |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0234198B2 (en) * | 1984-04-26 | 1990-08-01 | Nippon Electric Co | SERAMITSUKUTASOHAISENKIBANNOSEIZOHOHO |
JPS6155796A (en) * | 1984-08-27 | 1986-03-20 | 能美防災株式会社 | Disconnection monitor for fire alarm equipment |
JPS61224397A (en) * | 1985-03-29 | 1986-10-06 | 古河電気工業株式会社 | Manufacture of multilayer circuit board |
-
1989
- 1989-04-21 JP JP1102478A patent/JP2720511B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02281685A (en) | 1990-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100777994B1 (en) | Process to manufacture tight tolerance embedded elements for printed circuit boards | |
JPH0537158A (en) | Via hole structure and formation thereof | |
US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
US4882839A (en) | Method of manufacturing multi-layered wiring substrate | |
JPH07120647B2 (en) | Method for forming wiring on substrate and lift-off film | |
JP2720511B2 (en) | Viafill formation method | |
EP0042943A1 (en) | Multilayer integrated circuit substrate structure and process for making such structures | |
USRE29284E (en) | Process for forming interconnections in a multilayer circuit board | |
JP2749461B2 (en) | Multilayer circuit board and method of manufacturing the same | |
JPH03263396A (en) | Formation of via fill in multilayer wiring board | |
JP2625967B2 (en) | Printed wiring board | |
JPS625356B2 (en) | ||
JP2795475B2 (en) | Printed wiring board and manufacturing method thereof | |
JPH0438158B2 (en) | ||
JP2661231B2 (en) | Manufacturing method of printed wiring board | |
JPS6384195A (en) | Method of forming via-holes in organic multilayer interconnection board | |
JPH0438157B2 (en) | ||
JPH01107597A (en) | Method for forming signal wiring in multilayer interconnection board | |
JPH0758438A (en) | Circuit substrate and manufacture thereof | |
JPS62171194A (en) | Matrix wiring board | |
JPH1098250A (en) | Wiring circuit board with inspection electrode and its formation | |
JPS6378552A (en) | Formation of throughhole | |
JP2755019B2 (en) | Method for manufacturing multilayer wiring board | |
JPH02105494A (en) | Printed wiring board and manufacture thereof | |
JPS58213451A (en) | Forming method for multilayer wiring |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |