JPS5986292A - Method of producing ceramic multilayer circuit board - Google Patents

Method of producing ceramic multilayer circuit board

Info

Publication number
JPS5986292A
JPS5986292A JP19624582A JP19624582A JPS5986292A JP S5986292 A JPS5986292 A JP S5986292A JP 19624582 A JP19624582 A JP 19624582A JP 19624582 A JP19624582 A JP 19624582A JP S5986292 A JPS5986292 A JP S5986292A
Authority
JP
Japan
Prior art keywords
paste
insulating
conductive paste
photocurable
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19624582A
Other languages
Japanese (ja)
Other versions
JPS6364920B2 (en
Inventor
銅谷 明裕
芳嗣 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP19624582A priority Critical patent/JPS5986292A/en
Publication of JPS5986292A publication Critical patent/JPS5986292A/en
Publication of JPS6364920B2 publication Critical patent/JPS6364920B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 発明の属する技術分野 本発明はセラミック多層配線基板において、絶縁層をは
さんで上下に存在する配線導体部を電気的に接続させる
ビアの形成方法忙関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a method for forming vias in a ceramic multilayer wiring board for electrically connecting wiring conductor portions located above and below across an insulating layer.

従来技術 ビアの形成は絶縁層に開口部をつくるピアホールの工程
とこの開口部に導体層を形成するビアフィルの工程と忙
分けられる。
Conventional technology The formation of vias is divided into a pier hole process, in which an opening is formed in an insulating layer, and a via fill process, in which a conductor layer is formed in this opening.

従来の代表的なビアの形成方法は、あらかじめパターン
化されたスクリーンを用いて厚膜ペーストを印刷、乾燥
、焼成するいわゆる厚膜スクリーン印刷法である。この
方法軸(すなわちピアホールを有する絶縁層をスクリー
ン印刷で形成、焼成したのち、スクリーンを用いてピア
ホール部に形成できることから広く用いられてきた方法
である。しかしながらこの方法ではパターンがスクリー
ンにより形成されるため、微小なビアパターン形成には
不向きである。量産レベルで考えた場合ピアホールおよ
びビアフィルの大きさは250μm0(ミクロン平方)
程度がほぼ限界である。これよシ小さなビアを形成する
方法として、感光性レジC0NFERENCECIPl
tOCEEDINUS(71@i文1’cOMBINA
TIONOF THICK  FILM  DIELE
CTRdC/THIN1i”ILM C0NDUCTO
IL FORFINE PAT’l”ERNFOllM
ATION  OF MULTI−LAYER5UBS
T几ATEJにおいては、絶縁ペースト上に感光性レジ
ストを塗布し、露光、現像により絶縁ペーストおよび感
光性レジスφにピアホールを形成し、その後ビアフィル
として導体ペーストをうめ込む工法が述べられている。
A typical conventional method for forming vias is the so-called thick film screen printing method, in which a thick film paste is printed, dried, and fired using a previously patterned screen. This method has been widely used because it allows an insulating layer with pier holes to be formed by screen printing, fired, and then formed on the pier holes using a screen. However, in this method, the pattern is formed by the screen. Therefore, it is unsuitable for forming minute via patterns.When considering the mass production level, the size of the pier hole and via fill is 250 μm0 (micron square).
This is almost the limit. As a method of forming smaller vias, photosensitive resist C0NFERENCECIPl
tOCEEDINUS(71@i文1'cOMBINA
TIONOF THICK FILM DIELE
CTRdC/THIN1i”ILM C0NDUCTO
IL FORFINE PAT'l”ERNFOllM
ATION OF MULTI-LAYER5UBS
T-ATEJ describes a method in which a photosensitive resist is applied onto an insulating paste, a pier hole is formed in the insulating paste and the photosensitive resist φ by exposure and development, and then a conductive paste is filled in as a via fill.

この方法ではピアホールの形成にフソ オト膣ケグ2フィ技術を用いていること、およびピアホ
ール部に導体ペーストをうめ込むセルフアライメント技
術であることなど、微小ビアに適した方法である。レジ
ストの揮類や絶縁層の厚さにも依存するが100μm0
程度のとアまで形成可能である。この方法の問題点は絶
縁ペーストとその上に形成する感光性レジストとの密着
力の許容範囲が狭いということである。密着か弱すぎる
と感光性レジストの現像時に、感光性レジストと絶縁ペ
ーストとの間がはがれてしまう。またvJ着が強ずぎる
と、導体ペーストをうめ込んだ後に感光性レジストを絶
縁ペーストから剥離する時に、なかなか剥離しなかった
シ、絶縁ペーストの一部も一緒に剥離されてしまったシ
する。したがってこの密着力をコントロールすることが
重要であるとともにまた困難な点でもある。さらに、絶
縁層の上に、感光性レジストを形成するために、レジス
トのための塗布、露光、現像および剥離などの工程が加
わっており、工程が複雑になるという欠点もある。
This method is suitable for small vias, as it uses a full-length vagina keg 2-fi technique to form the pier hole, and a self-alignment technique that embeds conductive paste in the pier hole. Although it depends on the volatiles of the resist and the thickness of the insulating layer, it is 100μm0.
It is possible to form up to a certain degree. The problem with this method is that the allowable range of adhesion between the insulating paste and the photosensitive resist formed thereon is narrow. If the adhesion is too weak, the gap between the photosensitive resist and the insulating paste will peel off during development of the photosensitive resist. Furthermore, if the VJ adhesion is too strong, when the photosensitive resist is peeled off from the insulating paste after embedding the conductive paste, it may not be easily peeled off, or a portion of the insulating paste may also be peeled off. Therefore, controlling this adhesion is both important and difficult. Furthermore, in order to form a photosensitive resist on the insulating layer, steps such as coating, exposure, development, and peeling are added for the resist, making the process complicated.

発明の目的 本発明の目的は光硬化性絶縁ペーストを用いてピアホー
ルを形成し、その上から導体ペーストをピアホールにう
め込んでビアフィルとし、その後絶縁ペースト上に残っ
た余分の導体ペーストを除去する工法を用いることによ
シ、上記欠点を解決し、簡単な工程でビアの形成を可能
にする方法を提供することにある。
Object of the Invention The object of the invention is to provide a method of forming a pier hole using a photo-curable insulating paste, filling the pier hole with a conductive paste from above to form a via fill, and then removing excess conductive paste remaining on the insulating paste. It is an object of the present invention to provide a method that solves the above-mentioned drawbacks and makes it possible to form vias in simple steps.

また本発明の他の目的は、Q、+CF4のプラズマアッ
シャ−によシ、絶縁ペースト上の導体ペーストの除去を
容易にした方法を提供することにある。
Another object of the present invention is to provide a method in which the conductive paste on the insulating paste can be easily removed using a Q, +CF4 plasma asher.

また本発明の他の目的は100μm0(ミクロン平方)
以下の微小なビアの形成方法を提供することにある。
Another object of the present invention is 100 μm0 (micron square)
It is an object of the present invention to provide the following method for forming minute vias.

発明の構成 本発明の方法は、セラミック基板の表面に光硬化性絶縁
ペーストを印刷、乾燥する第1の工程と、露光および現
像によシ、前記光硬化性絶縁ペーストの所望の部分をと
シのぞき開口部を形成する第2の工程と、 基板の周辺部をおおうステンシルスクリーンを用いて導
体ペーストを前記開口部にうめ込む第3の工程と、 前記開口部以外の光硬化絶縁ペーストに付着した導体ペ
ーストを除去する第4の工程と、前記光硬化性絶縁ペー
ストおよび前記開口部にうめ込まれた導体ペーストを焼
成し、絶縁層および導体層とする第5の工程とを含む仁
とを特徴とする。
Structure of the Invention The method of the present invention includes a first step of printing and drying a photocurable insulating paste on the surface of a ceramic substrate, and a desired portion of the photocurable insulating paste by exposure and development. a second step of forming a peep opening; a third step of filling the opening with conductive paste using a stencil screen that covers the periphery of the substrate; A fourth step of removing the conductive paste, and a fifth step of firing the photocurable insulating paste and the conductive paste embedded in the opening to form an insulating layer and a conductive layer. shall be.

本発明の実施の態様としての方法は、上記発明の第4の
工程において、0.+CF、のガスプラズマアッシャ−
を用いることによシ、導体ペーストの有機バインダ成分
を燃焼させ絶縁ペーストから導体ペーストを除去しやす
くした方法を含むことを特徴とする。
In the method as an embodiment of the present invention, in the fourth step of the above invention, 0. +CF gas plasma asher
The present invention is characterized in that it includes a method in which the organic binder component of the conductive paste is burned to facilitate removal of the conductive paste from the insulating paste.

発明の実施例 次に本発明について図面を参照して詳細に説明する。Examples of the invention Next, the present invention will be explained in detail with reference to the drawings.

第1図を参照すると、アルミナ基板1の表面に光硬化性
絶縁ペースト2が印刷乾燥されている。
Referring to FIG. 1, a photocurable insulating paste 2 is printed and dried on the surface of an alumina substrate 1. As shown in FIG.

光硬化性絶縁ペーストは、アルミナ粒子AI、0.と、
二酸化シリコンSiO□ を主成分とするガラス粒子よ
りなる無機成分と、メチルメタクリレートを主成分とす
る有機樹脂にアクリレート系の光架橋剤(商品名A−4
G)などからなる有機成分とからなる。
The photocurable insulation paste contains alumina particles AI, 0. and,
An inorganic component consisting of glass particles mainly composed of silicon dioxide SiO
G) and other organic components.

次に第2図を参照すると、前記光硬化性絶縁ペースト2
の所望の部分のペーストがと9のぞかれ開口部3が形成
されている。これがピアホールと呼ばれるものである。
Next, referring to FIG. 2, the photocurable insulation paste 2
An opening 3 is formed by removing the paste at a desired portion of the hole 9. This is called a peer hole.

このピアホールの形成は、図示されていないガラスマス
クを通して露光したのち、1−1−1)リクロルエタン
液を用いて現像することによりなされる。このときに形
成されるピアホールの可能な大きさは、光硬化性絶縁ペ
ーストの解像性に依存するが本実施例で用いたものは、
最小50〜80μm0(ミクロン平方)までが形成でき
る。これは従来のスクリーン印刷法や、絶縁ペーストと
感光性レジストを組みあわせた方法と比べて、1/4〜
1/2の大きさである。第3図を参照すると、図示され
ていないステンシルスクリーンを用いて導体ペーストが
絶縁ペースト2表面に印刷される。導体ペースト4は、
絶縁ペースト表面にもごく薄く残るが、ピアホール3の
部分にはうめ込まれてビアフィル5となる。光硬化性絶
縁ペースト2の表面はかなシ平滑であシ、導体ペースト
の式壇4はビアフィル部のペースト量と比べ少量である
。また基板の周辺部はステンシルスクリーンでカバーさ
れるために導体ペーストは付着していない。このように
、ステンシルスクリーンを用いることによシ、ビアフィ
ルの必要な領域のみに導体ペーストをうめ込むことが可
能になる。
The formation of this pier hole is performed by exposing the film to light through a glass mask (not shown) and then developing it using a 1-1-1) dichloroethane solution. The possible size of the peer hole formed at this time depends on the resolution of the photocurable insulating paste, but the one used in this example is
A minimum of 50 to 80 μm0 (micron square) can be formed. This is 1/4 to 1/4 compared to conventional screen printing methods or methods that combine insulating paste and photosensitive resist.
It is 1/2 the size. Referring to FIG. 3, a conductive paste is printed on the surface of the insulating paste 2 using a stencil screen (not shown). The conductor paste 4 is
Although a very thin layer remains on the surface of the insulating paste, it is embedded in the pier hole 3 and becomes the via fill 5. The surface of the photocurable insulating paste 2 is slightly smooth, and the amount of conductive paste 4 is small compared to the amount of paste in the via fill portion. Also, since the periphery of the board is covered with a stencil screen, no conductive paste is attached to it. In this way, by using the stencil screen, it becomes possible to fill the conductive paste only in the area where via filling is required.

第4図を参照すると、光硬化性絶縁ペースト表面に残っ
た導体ペーストが除去されている。これには、スコッチ
プライトを用いた研摩装置が用いられる。光硬化性絶縁
ペーストのごく表面も一緒に除去することによシ、導体
ペーストの除去は完全になる。
Referring to FIG. 4, the conductor paste remaining on the surface of the photocurable insulation paste is removed. A polishing device using Scotch prite is used for this purpose. By removing the very surface of the photocurable insulating paste, the conductive paste can be completely removed.

またピアホール部にうめ込まれた導体ペースト5は、仁
の研摩工程では除去されずに残っている。
Further, the conductive paste 5 embedded in the pier hole remains without being removed in the polishing process.

第5図を参照すると、光硬化性絶縁ペースト2とビアフ
ィルの導体ペースト5とが焼成され、それぞれ絶縁層2
′と導体層5′とになっている。以上説明したように、
本発明では感光性レジストを用いる仁となくピア形・成
が容易に行なえるとともに、微小なピアの形成が可能で
ある。第6図を参照すると本発明の第2の実施例は次の
ようにして実施される。すなわち、光硬化性絶縁ペース
ト20表面に導体ペースト4が伺漸している状態でO,
+−CF4混合ガスによるプラズマアッシャ−が行なわ
れる。
Referring to FIG. 5, the photocurable insulation paste 2 and the via fill conductor paste 5 are fired, and the insulation layer 2 is heated.
' and a conductor layer 5'. As explained above,
In the present invention, it is possible to easily form and form the piers without using a photosensitive resist, and it is also possible to form minute piers. Referring to FIG. 6, a second embodiment of the present invention is implemented as follows. That is, with the conductor paste 4 gradually spreading on the surface of the photocurable insulating paste 20, O,
Plasma ashing using +-CF4 mixed gas is performed.

10分間程度のアッシャ−処理で導体ペースト4および
光硬化性絶縁ペーストの表面部2′のそれぞれの有機バ
インダ成分が燃焼し、ペーストの無機成分粒子を結ひつ
ける力がなくなるため、ペーストはごく弱い力で容易に
除去が可能になる。除去の方法としては、基板を回転し
ながらナイロン等のブラシで軽くこするスピンスフ2バ
ー装置を利用したシ、烏圧で純水をふきつける方法など
かある。第7図にはこうして光硬化性絶縁ペーストの表
面部および導体ペーストを除去した後の状態が示されて
いる。第6図の状態においては、ピアホール部にうめ込
まれた導体ペースト5は中央部がくほんだ形状となるが
プラス1アッシャ−を用いて導体ペースト4を除去する
工程において、絶縁ペーストの表面部2“も−緒に除去
される。したがって、第7図に示されるようにピアホー
ル部5も含めて絶縁ペースト2の表面全体が平滑になる
The organic binder components of the conductor paste 4 and the surface portion 2' of the photocurable insulating paste are burned by the ashing process for about 10 minutes, and the paste loses its binding power to bind the inorganic component particles of the paste, so the paste is extremely weak. It can be easily removed by force. Removal methods include using a spin brush 2-bar device, in which the substrate is rotated and lightly scrubbed with a brush made of nylon, etc., and a method in which the substrate is blown with pure water using pressure. FIG. 7 shows the state after the surface portion of the photocurable insulating paste and the conductive paste have been removed. In the state shown in Fig. 6, the conductor paste 5 embedded in the pier hole has a hollow shape at the center, but in the process of removing the conductor paste 4 using a plus 1 asher, the surface part of the insulating paste 2'' Therefore, as shown in FIG. 7, the entire surface of the insulating paste 2 including the pier hole portion 5 becomes smooth.

第8図を参照すると、この後絶縁ペースト2とピアホー
ル部導体ペースト5とが焼成されて、それぞれ絶縁層2
と導体層5′になることは第1の実施例と同じである。
Referring to FIG. 8, the insulating paste 2 and the peer-hole conductor paste 5 are then fired to form the insulating layer 2.
The conductor layer 5' is the same as in the first embodiment.

プラズマアッシャ−を用いることによって導体ペースト
の除去が非常に容易になること、およびプラズマアッシ
ャ−の時1ujをかえることによシ、絶縁層表面の親有
機バインダ部分(第7図の2〃)の厚さを任意の値に制
御できることが本実施例の利点である。
By using a plasma asher, the conductor paste can be removed very easily, and by changing 1uj during the plasma asher, the organophilic binder portion (2 in Figure 7) on the surface of the insulating layer can be removed. An advantage of this embodiment is that the thickness can be controlled to an arbitrary value.

発明の効果 本発明には光硬化性絶縁ペーストを用いてピアホールを
形成し、その上から導体ペーストをピアホールに埋込ん
でビアフィルとし、その後絶縁ペースト上に残った余分
の導体ペーストを除去する工法を用いることにより、簡
単な工程で微細なビアを形成できるという効果がある。
Effects of the Invention The present invention provides a method in which a photo-curable insulating paste is used to form a pier hole, a conductive paste is filled into the pier hole from above to form a via fill, and then excess conductive paste remaining on the insulating paste is removed. By using this, there is an effect that fine vias can be formed in a simple process.

【図面の簡単な説明】[Brief explanation of drawings]

第1図から第5図までは本発面の第1の実施例を示す。 程断面図であシ第6図から第8図までは本発明の第2の
実施例を示す工程断面図である。 第1図から第8図において、1 ・・・アルミナ基板、
2  光硬化性絶縁ペースト、2′・ 絶縁層、2“ 
 光硬化性絶縁ペースト表面部、3  ピアホール、4
・・・導体ペースト残ヨ査、5 ・・ビアフィルの導体
ペースト、5′  導体層。 Z7  図 、→ Z 2図 第 3 図 、佇 y;4  図 6′ Z5回 篤 6図    S4 第 7図    5 斌 6図    、・
1 to 5 show a first embodiment of the present invention. 6 to 8 are process sectional views showing a second embodiment of the present invention. In Figs. 1 to 8, 1... alumina substrate;
2 Photocurable insulation paste, 2′・Insulating layer, 2“
Photocurable insulation paste surface portion, 3 Pier hole, 4
... Conductor paste residue, 5 ... Via fill conductor paste, 5' conductor layer. Z7 figure, → Z 2 figure 3 figure y; 4 figure 6' Z5 times 6 figure S4 figure 7 5 box 6 figure ,・

Claims (1)

【特許請求の範囲】[Claims] (1)セラミック基板の表面に光硬化性絶縁ペーストを
印刷、乾燥する第1の工程と、 露 音光および現像によ如、前記光硬化性絶縁ペーストの所
望の1部分なとシのぞき開口部を形成する第2の工程と
、 基板の周辺部をおおうステンシルスクリーンを用い、導
体ペーストを前記開口部にうめ込む第3の工程と、 前記開口部以外の前記光硬化性絶縁ペースト表面に付着
した導体ペーストを除去する第4の工程と、 前記光硬化性絶縁ペーストおよび前記開口部にうめ込ま
れた導体ペーストを焼成し、絶縁層および導体層とする
第5の工程とを有することを特徴とするセラミック多層
配線基板の製造方法。 ■ 前記第4の工程において、前記光硬化性絶縁ペース
トの表面に付着した導体ペースト中の有機バインダ成分
を酸素とフッ化炭素の混合ガスプラズマによシ燃焼させ
除去しやすくしたことを特徴とする特許請求範囲第1項
記載のセラミック多層配線基板の製造方法。
(1) A first step of printing and drying a photocurable insulating paste on the surface of a ceramic substrate, and forming an opening through which a desired portion of the photocurable insulating paste is exposed by exposure light and development. a third step of filling the opening with a conductive paste using a stencil screen that covers the periphery of the substrate; A fourth step of removing the conductive paste; and a fifth step of firing the photocurable insulating paste and the conductive paste embedded in the opening to form an insulating layer and a conductive layer. A method for manufacturing a ceramic multilayer wiring board. (2) In the fourth step, the organic binder component in the conductive paste adhering to the surface of the photocurable insulating paste is easily removed by being burned by a mixed gas plasma of oxygen and fluorocarbon. A method for manufacturing a ceramic multilayer wiring board according to claim 1.
JP19624582A 1982-11-09 1982-11-09 Method of producing ceramic multilayer circuit board Granted JPS5986292A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19624582A JPS5986292A (en) 1982-11-09 1982-11-09 Method of producing ceramic multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19624582A JPS5986292A (en) 1982-11-09 1982-11-09 Method of producing ceramic multilayer circuit board

Publications (2)

Publication Number Publication Date
JPS5986292A true JPS5986292A (en) 1984-05-18
JPS6364920B2 JPS6364920B2 (en) 1988-12-14

Family

ID=16354598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19624582A Granted JPS5986292A (en) 1982-11-09 1982-11-09 Method of producing ceramic multilayer circuit board

Country Status (1)

Country Link
JP (1) JPS5986292A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS611237A (en) * 1984-06-13 1986-01-07 Canon Electronics Inc Manufacture of sheet coil
JPH04283946A (en) * 1991-03-12 1992-10-08 Nec Corp Forming method of minute wiring pattern on ceramic green sheet

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5785293A (en) * 1980-11-17 1982-05-27 Nippon Electric Co Method of producing hihg density multilayer circuit board
JPS57196244A (en) * 1981-05-28 1982-12-02 Ricoh Co Ltd Electrophotographic receptor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5785293A (en) * 1980-11-17 1982-05-27 Nippon Electric Co Method of producing hihg density multilayer circuit board
JPS57196244A (en) * 1981-05-28 1982-12-02 Ricoh Co Ltd Electrophotographic receptor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS611237A (en) * 1984-06-13 1986-01-07 Canon Electronics Inc Manufacture of sheet coil
JPH04283946A (en) * 1991-03-12 1992-10-08 Nec Corp Forming method of minute wiring pattern on ceramic green sheet

Also Published As

Publication number Publication date
JPS6364920B2 (en) 1988-12-14

Similar Documents

Publication Publication Date Title
JP2002534791A (en) Method for forming semiconductor device
JP2748895B2 (en) Manufacturing method of printed wiring board
JPH0774453A (en) Manufacture of printed wiring board
JPH01270398A (en) Manufacture of multilayer interconnection board
US5316894A (en) Method of making printed wiring boards
JPS5986292A (en) Method of producing ceramic multilayer circuit board
JPH04146684A (en) Circuit board and manufacture thereof
JP2625968B2 (en) Printed wiring board
JPS61256789A (en) Manufacture of printed circuit board
JPS6155796B2 (en)
JP2723744B2 (en) Manufacturing method of printed wiring board
JPS6161720B2 (en)
JPS5986291A (en) Method of producing ceramic multilayer circuit board
JPS60211898A (en) Method of producing multilayer circuit substrate
JPH08213737A (en) Formation of conductor
JP2661231B2 (en) Manufacturing method of printed wiring board
JP2583365B2 (en) Manufacturing method of printed wiring board
JP3019502B2 (en) Printed wiring board and its manufacturing method
JP3816223B2 (en) Circuit board with electrical components and method for manufacturing the same
JP2755019B2 (en) Method for manufacturing multilayer wiring board
JPS5527639A (en) Photo-resist pattern forming method
JPH01321683A (en) Manufacture of printed wiring board
JPH05198929A (en) Manufacture of printed wiring board
JPH05129764A (en) Manufacture of printed wiring board
JPH04258194A (en) Printed wiring board and manufacture thereof