JPS6364347A - 集積回路パツケ−ジ - Google Patents

集積回路パツケ−ジ

Info

Publication number
JPS6364347A
JPS6364347A JP61206912A JP20691286A JPS6364347A JP S6364347 A JPS6364347 A JP S6364347A JP 61206912 A JP61206912 A JP 61206912A JP 20691286 A JP20691286 A JP 20691286A JP S6364347 A JPS6364347 A JP S6364347A
Authority
JP
Japan
Prior art keywords
refrigerant
cooling
integrated circuit
holes
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61206912A
Other languages
English (en)
Other versions
JPH0746714B2 (ja
Inventor
Toru Kishimoto
亨 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP61206912A priority Critical patent/JPH0746714B2/ja
Publication of JPS6364347A publication Critical patent/JPS6364347A/ja
Publication of JPH0746714B2 publication Critical patent/JPH0746714B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、集積回路チップの高密度実装パッケージに関
するものである。
（従来技術とその問題点） 従来の集積回路チップを搭載する集積回路パッケージは
、第１図、第２図（第１図に直角方向の断面図）に示す
ように構成されていた。ここで、１は集積回路チップ、
２は配線層２ａと冷却用管路４を有する構造体、３は配
線層２ａとＩ１０ピン５とを電気的に接続するスルーホ
ール、６は集積回路チップ１を保護するためのキャンプ
、７は集積回路チップ１と配線Ｎ２ａとを接続するワイ
ヤー、８は複数の冷却用管路４へ冷媒を分配する冷媒分
配部、９は冷媒集合部、１０．１０ａ、　１０ｂ、　１
０ｃ、　１０ｄは冷媒の流れをそれぞれ表す。
本構造はスルーホール３のピッチが構造体２内で最も広
い構造体２の下層部に冷却用管路・ｔを設けた構造であ
り、外部から供梧された冷媒１ｏは冷媒分配部８によっ
て各冷却用管路４へ分配される。
集積回路チップ１で生した熱は構造体２を伝わり、冷却
用管路４を？Ａれる冷媒Ｊｏｂによって外部へ持ち去ら
れる。温まった冷媒は、冷媒集合部９で集められ、再び
外部へ１０ｄのように流出する。
しかしながら、本構造では、冷却用管路４．冷媒分配部
８．冷媒集合部９のみを採り出して示した第３図のよう
に、冷却用管路４は冷媒の流れ方向に対しその幅が直線
状であるため、冷媒分配部８近傍の熱伝導率は高いが、
冷媒集合部９近傍では冷却用管路４の管壁に７９って温
度境界層が発達するため、熱伝導率は著しく低下してし
まう欠点を有している。その結果、冷媒分配部８の近傍
に搭載された集積回路チ・７ブ１と冷媒集合部９近傍に
搭載された集積回路千ツブ１との接合部温度に大きな温
度差を生し、ひいては集積回路チップｌが正常動作しな
（なる欠点もあった。
更に、第５図は第３図Ａ部を拡大して示したものである
。冷却用管路４の間の間隙を貫通ずるスルーホール３を
装造する上では、スルーホール３の周囲に十分な製造余
裕を確保しておくことが必須である。
ここで、スルーホール３の製造余裕をｄ、冷ＪＪＪ用管
路４の幅をＷとすると、スルーホール３の最小ピッチＳ
は、冷却用管路４が冷媒の流れ方向に対し直線状である
ため、（ｄ＋Ｗ）までしか縮めることができず、冷却用
管路４の間を貫１１１１するスルーホール３の数には制
限がある欠点を有していた。
（発明の目的） 本発明の目的は、冷却能力が裔＜、かつ、冷却用管路間
を貫通するスルーホールの数を増加した高密度実装用集
積回路パッケージを提供することにある。
（発明の構成） 本発明のうち代表的なものの概要を簡単に説明すれば、
次の通りである。即ぢ、本発明は冷却用管路４の一部分
の幅を少なくとも１個所状くしたことを最も主要な特徴
とする。従来の技術では、冷却用管路４の管壁に沿って
温度境界層が発達するため、熱伝導率が低下し、冷却能
力が低かったのに対し、本発明の構造では冷却用管路４
の一部分の幅を狭くしているため、この部分で冷媒の流
れが乱れ、温度境界層の発達を抑制できるため、熱伝達
率が高く、高い冷却能力を実現できる点が大きく異なる
。
更にスルーホール３の近傍のみ冷却用管、ｌｉ：ｊ、　
、の幅を狭くすれば、冷媒の流れが乱れ、前記と同（Ｊ
シ冷却能力が増加するとともに、冷却用管路４間の間隙
にスルーホール３の製造余裕を十分確保した状態でスル
ーホール３のピッチを縮めることができるため、冷却用
管路４間を貫通するスルーホール数を大幅に増加するこ
とができる点が従来法と大きく異なる。
以下、本発明の一実施例について図面を用いて具体的に
説明する。
〔実施例１〕 第４図は本発明を用いた最も効果的な構造を説明する第
１の実施例を示す図であって、３ａはスルーホール、４
ａは一部分の幅を狭くした冷却用管路、１０ｅは冷媒の
流れ方向、１１はスルーホール３ａの製造余裕を確保し
た冷却用管路隔壁をそれぞれ表す。
尚本図は、冷却用管路４ａのみを抽出し、その一部分の
みを示した図である。
本構造は、スルーホール３ａの配置を千鳥状にし、スル
ーホール３ａのピンチを従来のＳに比べその半分のＳ／
２に採ったものであり（第５図参照）、スルーホール３
ｄの製造余裕を確保するため、スルーホール３ａ近傍の
みでは冷却用管路隔壁１１のｉ陥を厚く矩形状にし、そ
の結果、スルーホール３ａ近傍の冷却用管路４ａの幅を
狭くした構造である。
従って、本構造では、冷媒が１０８のように蛇行して、
流れるため、流れが乱れ、温度境界層の発達を抑えるこ
とができる。従って、熱伝達率は冷媒の流れ方向に対し
全体的に高くなると共に、冷媒分配部８近傍と冷媒集合
部９近傍における熱伝達率の差も小さい。よって、冷却
能力が向上するとともに、集積回路チップ１相互間の温
度差も低く抑えることができる。
この効果を例を用いて説明する。即ち゛、集積回路パン
ケージの外径寸法を８５　ａｍ　Ｘ　８５ｍ１とし、配
線層２ａの厚さを５１とし、スルーホール３および３ａ
のピッチＳを２．５４ｍｍとすると、従来構造（第５図
参照）では、冷却用管路本数は２９であるが、本ｔ１が
造では４２本となり、更に冷媒と接する表面積も増す。
また、冷媒の流れが乱れることによって流量一定の条件
で熱伝達率も３０％程度増加するため、冷却用管路４ａ
の冷却能力は従来構造に比べ約１．９倍高くすることが
できる。更に集積回路パッケージの冷却能力で見た場合
、配線層の厚さが５１と厚くても従来構造に比べ約１．
４倍高くすることが出来る。
よって以上の例で明らかなように、本構造を用いれば高
い冷却能力を実現することができる。
次に、スルーホール３ａの数についても、前記の構造例
で比較すると、従来構造では３２　Ｘ　３２の１０２４
個であるのに対し、本構造では千鳥配置を採っているた
め、（３２ｘ　３２）、　＋　（３ｆ）　ｘ　３０）の
１９２４個採ることができ、およそ２倍のスルーホール
３ａ数を確保することができる。
従って、冷却能力が高く、かつ冷却用管路４８間を貫通
するスルーホール数を大幅に増加した高密度実装用集積
回路パッケージを実現することができる。
〔実施例２〕 第６図は本発明による第２の実施例を示す図であって、
３ａはスルーホール、４ｂは冷却用管路、１１ａはスル
ーホール３ａの製造余裕を確保した冷却用管路隔壁、１
０ｆは冷媒の流れ方向をそれぞれ表す。尚本図は冷却用
管路４ａのみを抽出し、その一部分のみを示した図であ
る。
本構造は第１の実施例と同様にスルーホール３ａを千鳥
格子状に配置し、かつスルーホール３ａの製造余裕を確
保するため、スルーホール３ａ近傍のみ冷却用管路隔壁
１１ａの幅を厚くかつ形状を円形状にし、その結果スル
ーホール３ａ近傍の冷却用管路４ａの幅を狭くした構造
である。
従って、本実施例でも第１実施例と同様に冷媒が蛇行し
て流れるため、流れは乱れ熱伝達率の増加によって冷却
能力が向上すると共にスルーホール３ａ数を大幅に増加
することができるため、高密度実装用集積回路バフゲー
ジを実現することができる。
なお、冷却用管路４ａ、　４ｂの形状は、例えば、構造
体２の材料がアルミナや千フ化アルミ等で配線層２ａを
グリーンシート法で製造するのであれば、打ち抜きによ
って任意の形状を容易に作成することができる。
また、以上の説明では、冷却用管路４ａ、　４ｂ幅の一
部分を狭（するため、その形状を矩形又は円形状にして
いたが、その形状はいかなる形状でも良いことは言うま
でもない。更に以上の説明では、スルーホール３ａ近傍
の冷却用管路４ａ、　４ｂの幅を狭くした構造を例に採
ったが、冷却用管路４ａ、　４ｂの幅を狭くする位置は
いかなる所であっても良いこというまでもない。
（発明の効果） 以上詳細に説明したように、本発明による集積回路パッ
ケージは、冷却用管路４ａ、　４ｂの幅を一部分狭くす
ることにより、冷媒が蛇行して流れるようになるため、
流れが乱れ熱伝達率が増加する。。
よって、高い冷却能力を実現できる利点がある。
更に、流れが乱流となるため冷媒分配部８近傍と冷媒集
合部９近傍に於ける熱伝達率の差も小となり、集積回路
パッケージに搭載する集積回路チップ１間の温度差も低
く抑えることができる利点がある。
また、冷却用管路４ａ、　４ｂ間の１間隙にスルーホー
ル３ａの製造余裕を十分確保した状態でスルーホール３
ａのピンチを縮めることができるため、冷却用管路４ａ
、　４ｂ間を貫通するスルーホール数を大幅に増加する
ことができる利点がある。
【図面の簡単な説明】
第１図は従来構造の集積回路パンケージの；ＬｆＴ面図
、第２図は第１図に対し直角方向の断面図、第３図は第
１図、第２図に示した従来例の冷奴分配部、冷却用管路
、冷媒集合部のみを採り出し冷媒の流れ方を示す部分拡
大図、第４図は本発明の特徴を最も良く表している第１
の実施例の主要部を示す拡大断面図、第５Ｉ′２１！は
第３図ノＸ部の拡大図、第６図は本発明による第２の実
、絶倒の主要部を示ず拡大断面図である。 １・・・集積回路チップ、　２・・・構造体、２ａ・・
・配Ｎａ４．３＋　３ａ・・・スルーホール、４、４ａ
、　４ｂ・・・冷却用管路、　５・・・Ｉ１０ビン、６
・・・キャップ、　　７・・・ワイヤ、８・・・冷媒分
配部、　９・・・冷媒集合部、１０、１０ａ、　１０ｂ
、　１０ｃ、　１０ｄ、　１０ｅ、　１０ｆ−冷媒の流
れ方向、　１１・・・冷却用管路隔壁。

Claims (2)

    【特許請求の範囲】
  1. （１）集積回路チップを熱伝導率の良好な中間媒体を介
    して電気信号用端子と配線層を有する構造体の片面また
    は両面に搭載し、かつ前記構造物が前記集積回路チップ
    から発生する熱を奪う冷却用管路を少なくとも１つ有す
    る構成の集積回路パッケージにおいて、前記冷却用管路
    の一部分の幅を少なくとも１個所狭く形成されたことを
    特徴とする集積回路パッケージ。
  2. （２）前記冷却用管路間の間隙を貫通する電気信号接続
    用スルーホール近傍の前記冷却管路幅を狭くしたことを
    特徴とする特許請求の範囲第１項に記載の集積回路パッ
    ケージ。
JP61206912A 1986-09-04 1986-09-04 集積回路パツケ−ジ Expired - Fee Related JPH0746714B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61206912A JPH0746714B2 (ja) 1986-09-04 1986-09-04 集積回路パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61206912A JPH0746714B2 (ja) 1986-09-04 1986-09-04 集積回路パツケ−ジ

Publications (2)

Publication Number Publication Date
JPS6364347A true JPS6364347A (ja) 1988-03-22
JPH0746714B2 JPH0746714B2 (ja) 1995-05-17

Family

ID=16531136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61206912A Expired - Fee Related JPH0746714B2 (ja) 1986-09-04 1986-09-04 集積回路パツケ−ジ

Country Status (1)

Country Link
JP (1) JPH0746714B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402004A (en) * 1990-08-14 1995-03-28 Texas Instruments Incorporated Heat transfer module for ultra high density and silicon on silicon packaging applications
DE10035170A1 (de) * 2000-07-19 2002-02-07 Siemens Ag Keramikkörper mit Temperiervorrichtung, Verfahren zum Herstellen und Verwendung des Keramikkörpers
DE10013189B4 (de) * 1999-03-24 2006-01-12 Mitsubishi Materials Corp. Substrat für ein Leistungsmodul
WO2008090855A1 (ja) * 2007-01-26 2008-07-31 Aisin Aw Co., Ltd. 発熱体冷却構造及び駆動装置
JP2016025349A (ja) * 2014-07-22 2016-02-08 ハミルトン サンドストランド スペース システムズ インターナショナル，インコーポレイテッド 伝熱板
JP5916603B2 (ja) * 2010-04-28 2016-05-11 株式会社豊田自動織機 放熱装置および半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196558A (ja) * 1985-02-26 1986-08-30 アンテルコネクシオン・セラミツク 電力素子用モノリシツク基板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196558A (ja) * 1985-02-26 1986-08-30 アンテルコネクシオン・セラミツク 電力素子用モノリシツク基板及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402004A (en) * 1990-08-14 1995-03-28 Texas Instruments Incorporated Heat transfer module for ultra high density and silicon on silicon packaging applications
DE10013189B4 (de) * 1999-03-24 2006-01-12 Mitsubishi Materials Corp. Substrat für ein Leistungsmodul
DE10035170A1 (de) * 2000-07-19 2002-02-07 Siemens Ag Keramikkörper mit Temperiervorrichtung, Verfahren zum Herstellen und Verwendung des Keramikkörpers
DE10035170B4 (de) * 2000-07-19 2005-11-24 Siemens Ag Keramikkörper mit Temperiervorrichtung, Verfahren zum Herstellen und Verwendung des Keramikkörpers
WO2008090855A1 (ja) * 2007-01-26 2008-07-31 Aisin Aw Co., Ltd. 発熱体冷却構造及び駆動装置
JP2008186820A (ja) * 2007-01-26 2008-08-14 Aisin Aw Co Ltd 発熱体冷却構造及び駆動装置
US7728467B2 (en) 2007-01-26 2010-06-01 Aisin Aw Co., Ltd. Heat generating member cooling structure and drive unit
JP5916603B2 (ja) * 2010-04-28 2016-05-11 株式会社豊田自動織機 放熱装置および半導体装置
US9379038B2 (en) 2010-04-28 2016-06-28 Kabushiki Kaisha Toyota Jidoshokki Heat dissipation device and semiconductor device
JP2016025349A (ja) * 2014-07-22 2016-02-08 ハミルトン サンドストランド スペース システムズ インターナショナル，インコーポレイテッド 伝熱板

Also Published As

Publication number Publication date
JPH0746714B2 (ja) 1995-05-17

Similar Documents

Publication Publication Date Title
US6301109B1 (en) Isothermal heat sink with cross-flow openings between channels
US6253835B1 (en) Isothermal heat sink with converging, diverging channels
US6337794B1 (en) Isothermal heat sink with tiered cooling channels
US5195576A (en) Lsi cooling apparatus and computer cooling apparatus
US5592363A (en) Electronic apparatus
US7203064B2 (en) Heat exchanger with cooling channels having varying geometry
KR20010024613A (ko) 반도체 다이 캐리어용 냉각 시스템
JPH09133488A (ja) フィン付き熱交換器
JPH07283564A (ja) 電子装置
JP2001516973A (ja) 電子構成要素用の冷却モジュール
JPH06120380A (ja) 半導体デバイス用熱分配装置
US6650538B1 (en) Fin heat sink and airflow tube assembly employing annular airflows, and methods of fabrication thereof
US6561267B2 (en) Heat sink and electronic circuit module including the same
JPS6364347A (ja) 集積回路パツケ−ジ
US6840308B2 (en) Heat sink assembly
JP2000260916A (ja) ヒートシンク
JPS62139346A (ja) 集積回路冷却構造
JP4228680B2 (ja) 冷却部材
JPH11307705A (ja) 強制空冷用ヒートシンクおよびその冷却方法
JP2636810B2 (ja) マルチチップモジュール
JP3992953B2 (ja) ヒートシンク
JPS6348132Y2 (ja)
JP3202372B2 (ja) 発熱体の冷却装置
JPH10256766A (ja) 電子機器の強制空冷構造
JPH0637218A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees