JPS6363194A - ダイナミツクｒａｍのセンスアンプのドライブ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＩＣ化に好適なダイナミックＲＡＭのセンスア
ンプのドライブ装置に関する。

〔発明の概要〕

本発明はダイナミックＲＡＭのセンスアンプのドライブ
装置に関し、第１及び第２の電源端子間に順次接続され
た電圧安定化回路、センスアンプ及びドライブ回路とを
有し、電圧安定化回路は、第１の電源端子及び上記セン
スアンプ間に第１のトランジスタの両出力電極が接続さ
れ、比較器によって第１のトランジスタのセンスアンプ
側の出力電極の電圧が基準電圧と比１較され、比較器の
出力端及び第１のトランジスタの制御電極間に第２のト
ランジスタの両出力電極が接続され、第１の電源端子及
び第１のトランジスタの制御電極間に第３のトランジス
タの両出力電極が接続されて構成され、ドライブ回路は
センスアンプ及び第２の電源端子間に両出力電極が接続
された第４のトランジスタにて構成され、第４のトラン
ジスタの制御電極には第１のクロック信号が供給される
と共に、第２及び第３のトランジスタの制御電極には第
２のクロック信号が供給されるようにしたことにより、
ＩＣ化した場合のチップ面積を減少することができる。

〔従来の技術〕

以下に、第３図を参照して、従来のダイナミックＲＡＭ
のセンスアンプのドライブ装置について説明する。第３
図において、（１）は電圧安定化回路（ダウンコンバー
タ）、（２）はドライブ回路、（３）はセンスアンプ、
（４）はドライブ回路で、これらは順次第１及び第２の
電源端子Ｔ１、Ｔ２間に接続される。十Ｂはこれら電源
端子７１、Ｔ２間に接続される電源を示す。

先ず、センスアンプ（３）の構成について説明するａ　
Ｑ　ａ　ＳＱ　ｌ）は夫々ＰチャンネルＭＯ３）ランジ
スタ、ＱＣＳＱｄは夫々ＮチャンネルＭＯＳトランジス
タである。トランジスタＱ　ａ　ｓ　Ｑ　ｂの各ソース
が点すに接続され、その各ドレインが夫夫トランジスタ
ＱｃＳＱｄの各ドレインに接続される。トランジスタＱ
　ｃ　ＳＱ　ｄの各ソースは点Ｃに接続される。トラン
ジスタＱｂ、Ｑｄの各ゲートは、トランジスタＱ　ａ　
ｓ　Ｑ　ｃの接続中点に接続されると共に、これには一
方のビット線からの信号ＢＬが供給される。トランジス
タＱａ、Ｑ（の各ゲートは、トランジスタＱｂ、Ｑｄの
接続中点に接続されると共に、これには他方のビット線
からの信号証が供給される。

次に、ドライブ回路（２）の構成について説明する。こ
のドライブ回路（２）は、ＰチャンネルＭＯ３）ランジ
スタＱ２から構成され、トランジスタＱ２のドレインが
点すに接続される。又、トランジスタＱ２のゲートには
、入力端子（６）からクロック信号φ２が供給される。

・ 次に、ドライブ回路（４）の構成について説明する。こ
のドライブ回路（４）は、ＮチャンネルＭＯ５）ランジ
スタＱ３から構成され、トランジスタＱ３のドレインが
点Ｃに接続され、そのソースは電源端子Ｔ２を通じて接
地される。又、トランジスタＱ３のゲートには、入力端
子（７）からクロック信号φ１が供給される。。

次ぎに、ダウンコンバータ（１）について説明する。こ
のダウンコンバータ（１）は、ＰチャンネルＭＯＳトラ
ンジスタＱ１及び電圧比較器（１０）から構成される。

トランジスタＱ、のドレインが電源端子Ｔ、に接続され
る。電源子Ｂによって、この電源端子ＴＩに与えられる
電圧をＶＯＯとする。トランジスタＱ、のソースが点ａ
に接続される。比較器（１０）に点ａの電圧が供給され
て、入力端子（５）からの基準電圧Ｖ　ｒｅｆ〔例えば
３（ｖ）である〕と比較され、その比較出力がトランジ
スタＱ１　のゲートに供給される。

次ぎに、この従来例の動作を、第４図の特性曲線図を参
照して説明しよう。第４図では、上述品クロック信号φ
１、φ２、及び点ａ、ｂ、ｃの特性曲線を示す。

■プリチャージ クロック信号φ１の電圧は０　（Ｖ）　、クロック信号
φ２の電圧は、Ｖｏｏ（Ｖ）（４〜５（Ｖ））である。

点ａの電圧は、ｖｃｃ　（Ｖ）　　（３（Ｖ）　）であ
る、信号ＢＬＳＢＬの電圧及び点すの電圧は、（１／２
）Ｖｃｃ　（Ｖ）（１，５（Ｖ））である。

点Ｃの電圧は、（１／２）Ｖｃｃ　（Ｖ）である。そし
て、トランジスタＱ２はオフ、トランジスタＱ　ａ　Ｎ
Ｑ　ｄはオフ、トランジスタＱ３はオフである。

■アクセス クロック信号φ１が０　（Ｖ）から立ち上がり始め、こ
のため点Ｃの電圧も（１／２）Ｖｃｃ　（Ｖ）から立ち
下がり始る。その他は、■のプリチャージの時と同様で
ある。

■センシング クロック信号φ１の電圧が上昇してＶｏｏ（Ｖ）に成る
。クロック信号φ２の電圧は、Ｖｏｏ（Ｖ）のままであ
る。信号証の電圧及び点Ｃの電圧は、０　（ｖ）に向か
って立ち下がる。点ａの電圧はＶＣ（’　（Ｖ）のまま
であり、信号ＢＬの電圧及び点すの電圧は（１／２）Ｖ
ｃｃ　（Ｖ）のままである。そして、トランジスタＱ３
はオン、トランジスタＱｄはオンに成る。トランジスタ
Ｑ２、トランジスタＱ　ａ　、Ｑ　ｂ　％　Ｑ　ｃはオ
フのままである。

■リストア クロック信号φ２の電圧が立ち下がって、０（Ｖ）に成
る。クロック信号φ１の電圧は、ＶＯＯのままである。

信号ＢＬの電圧及び点すの電圧は立ち上がってＶｃｃ（
Ｖ）に成る。信号圧の電圧及び点Ｃの電圧は０　（Ｖ）
である。但し、信号圧の電圧は、トランジスタＱｂがオ
ンしたとき一時的にオンに成るが、それ以外は０（■）
である。点ａの電圧はＶｃｃ　（Ｖ）のままである。そ
して、トランジスタＱ２はオン、トランジスタＱ３はオ
ン、トランジスタＱａはオン、トランジスタＱｂはオフ
、トランジスタＱｃはオフ、トランジスタＱｄはオンに
成る。かくして、トランジスタＱａＳＱｂは、ランチ動
作を開始する。

〔発明が解決しようとする問題点〕

かかる従来のダイナミックＲＡＭのセンスアンプのドラ
イブ装置では、トランジスタＱＢ　、Ｑ２、Ｑ３は、２
００ｍＡ程度の比較的大きな電流を流し得るようになさ
れているので、ＩＣにおいて大きな面積を占め、このた
めＩＣのチップ面積が大となってしまう。

かかる点に鑑み、本発明はＩＣ化された場合のチップ面
積を減少することのできるダイナミックＲＡＭのセンス
アンプのドライブ装置を提案しようとするものである。

〔問題点を解決するための手段〕

本発明によるダイナミックＲＡＭのセンスアンプのドラ
イブ装置は、第１及び第２の電源端子Ｔｌ　、７２間に
順次接続された電圧安定化回路（１）、センスアンプ（
３）及びドライブ回路（４）とを有し、電圧安定化回路
（１）は、第１の電源端子Ｔ１及びセンスアンプ（３）
間に両出力電極が接続された第１のトランジスタＱ１と
・このＭｌのトランジスタＱ！のセンスアンプ（３）側
の出力電極の電圧を基準電圧と比較する比較器（１０）
と、この比較器（１０）の出力端及び第１のトランジス
タＱ１の制御電極間に両出力電極が接続された第２のト
ランジスタＱ４と、第１の電源端子Ｔ、及び第１のトラ
ンジスタＱ１の制御電極間に両出力電極が接続された第
３のトランジスタＱ５とから成り、ドライブ回路（４）
はセンスアンプ（３）及び第２の電源端子１２間に両出
力電極が接続された第４のトランジスタＱ３から成り、
第４のトランジスタＱ３の制御電極には第１のクロック
信号φ１が供給されると共に、第２及び第３のトランジ
スタＱ４、Ｑ５の制御電極には第２のクロック信号φ２
が供給されるようにしたことを特徴とするものである。

〔作用〕

かかる本発明によれば、大電流用トランジスタの個数が
、ＱＨ、Ｑ３と２個に成り、大電流用トランジスタの個
数が３　ｉｖＡの場合に比べて、この大電流用トランジ
スタの占有面積が、１／４に減少し、ダイナミックＲＡ
Ｍのセンスアンプのドライブ装置をＩＣ化した場合のチ
ップ面積が減少する。

〔実施例〕

以下に、第１図を参照して、本発明の一実施例を詳細に
説明するも、上述の第３図の従来例と対応する部分には
同一符号を付して、重複説明を省略する。（１）は電圧
安定化回路（ダウンコンバータ）、（３）はセンスアン
プ、（４）はドライブ回路で、これらは順次第１及び第
２の電源端子Ｔｌ　、Ｔ２間に接続される。十Ｂはこれ
ら電源端子Ｔｌ　ｓ　Ｔｚ間に接続される電源を示す。

センスアンプ（３）及びドライブ回路（４）は、第３図
と同一構成を採っているので、その構成の説明は省略す
る。

次ぎに、ダウンコンバータ（１）の構成を説明する。Ｑ
ｌはＰチャンネルＭＯ３）ランジスタ、Ｑ４はＮチャン
ネルＭＯ３）ランジスタ、Ｑ５はＰチャンネルＭＯ３Ｉ
−ランジスタ、（１０）は電圧比較器である。電源端子
Ｔ１及び点す間に、トランジスタＱ、のドレイン及びソ
ースが接続される。点すの電圧が比較器（１０）に供給
されて、入力端子（５）からの基準電圧Ｖｒｅｆと電圧
比較される。比較器（１０）の出力端及びトランジスタ
Ｑ１　のゲート間にトランジスタＱ４のソース及びドレ
インが接続される。電源端子Ｔ１及びトランジスタＱ１
のゲート間に、トランジスタＱ５のドレイン及びソース
が接続される。トランジスタＱ４　、Ｑ５の各ゲートに
、クロック信号φ２が供給される。

次ぎに、この実施例の動作を、第２図の特性曲線図を参
照して説明しよう。第２図では、上述のクロック信号φ
１、φ２、及び点す、ｃ、ｄの特性曲線を示す。尚、ク
ロック信号φ２の特性は、第４図とは逆極性と成ってい
る。

■プリチャージ クロック信号φ１、φ２の電圧は、Ｏ（Ｖ）でアル。点
ｄ（７）電圧は、Ｖｏｏ　（Ｖ）（４〜５　（Ｖ））で
ある。信号ＢＬ、ＢＬの電圧及び点すの電圧は、（１／
２）Ｖｃｃ　（Ｖ）（１，５（Ｖ））である。

点Ｃの電圧は、（１／　２　）　Ｖ　ｃｃ　（Ｖ　）で
ある。そして、トランジスタＱ１　はオフ、トランジス
タＱ５はオン、トランジスタＱ４はオフである。トラン
ジスタＱ　ａ　−Ｑ　ｄはオフ、トランジスタＱ３はオ
フである。

■アクセス クロック信号φ１が０（ｖ）から立ち上がり始め、この
ため点Ｃの電圧も（１／２）Ｖｃｃ　（Ｖ）から立ち下
がり始る。その他は、■のプリチャージの時と同様であ
る。

■センシング クロック信号φ、の電圧が上昇してＶｏｏ（Ｖ）に成る
。クロック信号φ２の電圧は、０（Ｖ）のままである。

信号証の電圧及び点Ｃの電圧は、０（Ｖ）に向かって立
ち下がる。点ｄの電圧はｖｏＤ（Ｖ）のままであり、信
号ＢＬの電圧及び点すの電圧は（１／２）Ｖｃｃ（Ｖ）
のままである。そして、トランジスタＱ３はオン、トラ
ンジスタＱｄはオンに成る。トランジスタＱ、はオフ、
トランジスタＱ５はオン、トランジスタＱ４はオフ、ト
ランジスタＱａ、Ｑｂ、Ｑｃはオフのままである。

■リストア クロック信号φ２の電圧が立ち上がって、ＶＯＯ（Ｖ）
に成る。クロック信号φ、の電圧は、ｖａｎのままであ
る。信号ＢＬの電圧及び点すの電圧は立ち上がってＶｃ
ｃ　（Ｖ）に成る。信号症の電圧及び点Ｃの電圧は０（
Ｖ）である。但し、信号症の電圧は、トランジスタＱｂ
がオンしたとき一時的にオンに成るが、それ以外は０（
■）である。点ｄの電圧は立ち下がって、（１／４）Ｖ
ｃｃ　（Ｖ）に成る。そして、トランジスタＱ１　はオ
ン、トランジスタＱ５がオフ、トランジスタＱ４がオン
、トランジスタＱ３がオンである。トランジスタＱａは
オン、トランジスタＱｂはオフ、トランジスタＱｃはオ
フ、トランジスタＱｄはオンに成る。かくして、トラン
ジスタＱ　ａ　ｓ　Ｑ　ｂは、ラッチ動作を開始する。

かかるダイナミックＲＡＭのセンスアンプのドライブ装
置によれば、従来必要であった３個の大電流用トランジ
スタが、トランジスタＱ２　、Ｑ３と２個に減り、この
ため、大電流用トランジスタの占有面積が従来の１／２
に減少した。このためこの装置をＩＣ化したときのチッ
プ面積がそれだけ狭（成る。

〔発明の効果〕

上述せる本発明によれば、ＩＣ化した場合のチップ面積
を減少することのできるダイナミックＲＡＭのセンスア
ンプのドライブ装置を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図はその
説明に供する特性曲線図、第３図は従来例を示す回路図
、第４図はその説明に供する特性曲線図である。 （１）は電圧安定化回路（ダウンコンバータ）、（３）
はセンスアンプ、（４）はドライブ回路・（Ｉ　Ｏ）は
比較器、Ｑ　ａ−Ｑ　ｄ　、Ｑ　１　ｓ　Ｑ　３□Ｑ４
　、Ｑ５はＭＯＳ）ランジスタである。

Claims (1)

1. 【特許請求の範囲】 第１及び第２の電源端子間に順次接続された電圧安定化
   回路、センスアンプ及びドライブ回路とを有し、 上記電圧安定化回路は、上記第１の電源端子及び上記セ
   ンスアンプ間に両出力電極が接続された第１のトランジ
   スタと、該第１のトランジスタの上記センスアンプ側の
   出力電極の電圧を基準電圧と比較する比較器と、該比較
   器の出力端及び上記第１のトランジスタの制御電極間に
   両出力電極が接続された第２のトランジスタと、上記第
   １の電源端子及び上記第１のトランジスタの制御電極間
   に両出力電極が接続された第３のトランジスタとから成
   り、 上記ドライブ回路は上記センスアンプ及び上記第２の電
   源端子間に両出力電極が接続された第４のトランジスタ
   から成り、 上記第４のトランジスタの制御電極には第１のクロック
   信号が供給されると共に、上記第２及び第３のトランジ
   スタの制御電極には第２のクロック信号が供給されるよ
   うにしたことを特徴とするダイナミックＲＡＭのセンス
   アンプのドライブ装置。