JPS6360343B2 - - Google Patents
Info
- Publication number
- JPS6360343B2 JPS6360343B2 JP58250548A JP25054883A JPS6360343B2 JP S6360343 B2 JPS6360343 B2 JP S6360343B2 JP 58250548 A JP58250548 A JP 58250548A JP 25054883 A JP25054883 A JP 25054883A JP S6360343 B2 JPS6360343 B2 JP S6360343B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- hold
- input signal
- pass filter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は各種制御装置における目標周波数に
対する周波数差を検出する周波数差検出回路に関
する。
対する周波数差を検出する周波数差検出回路に関
する。
従来の周波数差検出回路はリアクトルとコンデ
ンサとの並列共振を利用していた。
ンサとの並列共振を利用していた。
しかし、この様な方式によるとリアクトル及び
コンデンサ共に大きなものが必要であり、しかも
温度変化に敏感であり精度が悪かつた。また、波
形歪による誤差が大きく、リツプルも大きかつ
た。
コンデンサ共に大きなものが必要であり、しかも
温度変化に敏感であり精度が悪かつた。また、波
形歪による誤差が大きく、リツプルも大きかつ
た。
この発明は、以上の従来技術の欠点を除去しよ
うとして成されたものであり、安定した精度のよ
い動作の期待できる周波数差検出回路を提供する
ことを目的とする。
うとして成されたものであり、安定した精度のよ
い動作の期待できる周波数差検出回路を提供する
ことを目的とする。
この目的を達成するため、この発明によれば、
アクテイヴフイルタで周波数差信号を取出し、こ
の信号の波高値をサンプリング及びホールドする
ことにより、半周期の応答時間を持つ出力を得る
様にする。
アクテイヴフイルタで周波数差信号を取出し、こ
の信号の波高値をサンプリング及びホールドする
ことにより、半周期の応答時間を持つ出力を得る
様にする。
以下、添付図面に従つてこの発明の実施例を説
明する。尚、各図において同一の符号は同様の対
象を示すものとする。
明する。尚、各図において同一の符号は同様の対
象を示すものとする。
第1図はこの発明の一実施例を示す系統図であ
る。
る。
同図によれば、それぞれ並列に接続されたアク
テイヴ・ハイパスフイルタ1、アクテイヴ・ロー
パスフイルタ2およびタイミングパルス発生回路
3が示され、さらにこれらフイルタ1,2に直列
接続された全波整流器4,5が示されている。ま
た全波整流器4,5の出力側にはアナログスイツ
チ6を介して接続されたホールド回路7,8、反
転増幅器9,12、比較器10、及びアナログス
イツチ11が示されている。
テイヴ・ハイパスフイルタ1、アクテイヴ・ロー
パスフイルタ2およびタイミングパルス発生回路
3が示され、さらにこれらフイルタ1,2に直列
接続された全波整流器4,5が示されている。ま
た全波整流器4,5の出力側にはアナログスイツ
チ6を介して接続されたホールド回路7,8、反
転増幅器9,12、比較器10、及びアナログス
イツチ11が示されている。
ハイパスフイルタ1及びローパスフイルタ2の
特性はそれぞれ第2図の曲線B,Aで示す様であ
り、曲線A,Bの交点が基準周波数Cである。
尚、第2図は横軸Eが周波数、縦軸Dが利得であ
る。
特性はそれぞれ第2図の曲線B,Aで示す様であ
り、曲線A,Bの交点が基準周波数Cである。
尚、第2図は横軸Eが周波数、縦軸Dが利得であ
る。
タイミングパルス発生回路3は、いわゆるワン
シヨツトであり、入力信号Siの微分値が「0」と
なつたときワンシヨツトパルスを送出する。
シヨツトであり、入力信号Siの微分値が「0」と
なつたときワンシヨツトパルスを送出する。
全波整流器4,5、及びアナログスイツチ6,
11は周知のものである。
11は周知のものである。
ホールド回路7,8は、タイミングパルス発生
回路3の出力信号PSで導通するアナログスイツ
チ6の各通路6a,6bを通過してくる整流信号
SH,Lの波高値を順次記憶する。
回路3の出力信号PSで導通するアナログスイツ
チ6の各通路6a,6bを通過してくる整流信号
SH,Lの波高値を順次記憶する。
比較器10は、ホールド回路7のホールド値L
がホールド回路8のホールド値Hより小さいとき
負の出力指令信号CCを送出し、アナログスイツ
チ11の通路11aは導通状態、通路11bは非
導通状態となる。ホールド値の大小が、逆のとき
は比較器10の出力信号CCは正であり、アナロ
グスイツチ11の通路11aは非導通状態、通路
11bは導通状態となる。また、双方の回路7,
8のホールド値が等しいときは各通路11a,1
1b共に非導通となる。
がホールド回路8のホールド値Hより小さいとき
負の出力指令信号CCを送出し、アナログスイツ
チ11の通路11aは導通状態、通路11bは非
導通状態となる。ホールド値の大小が、逆のとき
は比較器10の出力信号CCは正であり、アナロ
グスイツチ11の通路11aは非導通状態、通路
11bは導通状態となる。また、双方の回路7,
8のホールド値が等しいときは各通路11a,1
1b共に非導通となる。
以上からも分かる様に、アナログスイツチ6は
各通路6a,6bが連通して共に開閉するもので
あり、一方アナログスイツチ11は各通路11
a,11bが連通し互いに逆の状態にあるもので
ある。すなわち、アナログスイツチ11は通路1
1aが導通状態にあるとき通路11bが非導通状
態にあり、通路11aが非導通状態にあるときに
は通路11bは導通状態にある。ただし、通路1
1a,11bが共に非導通となる場合もある。
各通路6a,6bが連通して共に開閉するもので
あり、一方アナログスイツチ11は各通路11
a,11bが連通し互いに逆の状態にあるもので
ある。すなわち、アナログスイツチ11は通路1
1aが導通状態にあるとき通路11bが非導通状
態にあり、通路11aが非導通状態にあるときに
は通路11bは導通状態にある。ただし、通路1
1a,11bが共に非導通となる場合もある。
次に、第3図によつてこの実施例の動作を説明
する。
する。
ここで、入力信号Siは第3図aに示す様に、基
準周波数Cへ向つて次第に周波数が高くなる方向
に変化していき、更に基準周波数Cを超えて周波
数が高くなるものとする。
準周波数Cへ向つて次第に周波数が高くなる方向
に変化していき、更に基準周波数Cを超えて周波
数が高くなるものとする。
入力信号Siは、先ずハイパスフイルタ1及びロ
ーパスフイルタ2を通過するがそれぞれの出力信
号SH,SLは第3図c,bに示す様である。
ーパスフイルタ2を通過するがそれぞれの出力信
号SH,SLは第3図c,bに示す様である。
各信号SH,SLはそれぞれ全波整流器4,5を経
て整流されそれぞれ第3図e,dで示す信号H,
SLとなる。
て整流されそれぞれ第3図e,dで示す信号H,
SLとなる。
一方、タイミングパルス発生回路3は入力信号
Siを微分した信号SD(第3図f)が「0」となる
時点でワンシヨツトのタイミングパルスPSを発
生する(第3図f)。
Siを微分した信号SD(第3図f)が「0」となる
時点でワンシヨツトのタイミングパルスPSを発
生する(第3図f)。
このタイミングパルスPSのタイミングでアナ
ログスイツチ6は導通状態となるため、ホールド
回路7,8は信号L,Hのその時点における電
圧値をホールドする。ホールド値はパルスPSの
到来する度毎に更新される。
ログスイツチ6は導通状態となるため、ホールド
回路7,8は信号L,Hのその時点における電
圧値をホールドする。ホールド値はパルスPSの
到来する度毎に更新される。
しかも、比較器10でホールド回路7,8の出
力従つて信号L,Hの最大値L、Hの大小が常
に比較されており、最大値L1、H1(第3図d,
e)の期間ではL1>H1である。このため、比較
器10は出力CC=“1”を送出し、アナログスイ
ツチ11の通路11aは非導通状態、通路11b
は導通状態となる。
力従つて信号L,Hの最大値L、Hの大小が常
に比較されており、最大値L1、H1(第3図d,
e)の期間ではL1>H1である。このため、比較
器10は出力CC=“1”を送出し、アナログスイ
ツチ11の通路11aは非導通状態、通路11b
は導通状態となる。
従つて、ホールド回路7の出力が反転増幅器1
2で反転されて負の出力信号S0を形成する(第3
図g)。
2で反転されて負の出力信号S0を形成する(第3
図g)。
最大値L2、H2の期間ではL2=H2すなわち基
準周波数Cにあり、比較器10の出力CC=0で
ある。このため、通路11a,11bは共に非導
通状態となり、出力S0=0である(第3図g)。
準周波数Cにあり、比較器10の出力CC=0で
ある。このため、通路11a,11bは共に非導
通状態となり、出力S0=0である(第3図g)。
最大値L3、H3の期間ではL3<H3であり、比
較器10は出力=“−1”を送出し、アナログス
イツチ11の通路11aは導通状態、通路11b
は非導通状態となる。従つて、ホールド回路8の
出力は2つの反転増幅器9,12を通過して正の
出力信号S0を形成する(第3図g)。
較器10は出力=“−1”を送出し、アナログス
イツチ11の通路11aは導通状態、通路11b
は非導通状態となる。従つて、ホールド回路8の
出力は2つの反転増幅器9,12を通過して正の
出力信号S0を形成する(第3図g)。
この出力信号S0の大小が周波数差△fの大小に
比例する。
比例する。
この発明によれば、以上の様に構成することに
より次の様な効果を奏する周波数差検出回路を提
供することができる。
より次の様な効果を奏する周波数差検出回路を提
供することができる。
(1) 電解コンデンサ等温度の影響を受け易い部品
を使用しないため、安定がよい。
を使用しないため、安定がよい。
(2) 入力信号の半周期毎にサンプリングをするた
め、応答性がよい。
め、応答性がよい。
(3) 周波数変動を波高値の変化としてサンプリン
グするため、入力信号の周波数が低くても使用
でき、また出力にリツプルを含まない。
グするため、入力信号の周波数が低くても使用
でき、また出力にリツプルを含まない。
(4) 周波数検出の精度はフイルタの減衰率で定ま
るため、フイルタのゲインを上げることで容易
に検出精度を向上できる。
るため、フイルタのゲインを上げることで容易
に検出精度を向上できる。
(5) 回路の構成要素のほとんどを半導体部品で構
成できるため、小型化が容易である。
成できるため、小型化が容易である。
第1図はこの発明の実施例の系統図、第2図は
この発明の動作原理の説明図、第3図は第1図の
各部の動作を説明するための波形図である。 1……アクテイヴ・ハイパスフイルタ、2……
アクテイヴ・ローパスフイルタ、3……タイミン
グパルス発生回路、4,5……全波整流器、6…
…アナログスイツチ、7,8……ホールド回路、
9……反転増幅器、10……比較器、11……ア
ナログスイツチ、12……反転増幅器、9,1
0,11,12……検出信号形成回路。
この発明の動作原理の説明図、第3図は第1図の
各部の動作を説明するための波形図である。 1……アクテイヴ・ハイパスフイルタ、2……
アクテイヴ・ローパスフイルタ、3……タイミン
グパルス発生回路、4,5……全波整流器、6…
…アナログスイツチ、7,8……ホールド回路、
9……反転増幅器、10……比較器、11……ア
ナログスイツチ、12……反転増幅器、9,1
0,11,12……検出信号形成回路。
Claims (1)
- 1 入力信号の周波数変動を減衰率に置換え、双
方の減衰率の等しくなる点を基準周波数とするア
クテイヴ・ローパスフイルタ及びアクテイヴ・ハ
イパスフイルタと、この2つのフイルタの出力最
大値を前記入力信号の周波数に応じた所定のタイ
ミングでそれぞれホールドする2つのホールド回
路と、この2つのホールド回路のホールド値の大
小を比較し、この比較結果に応じた正、負、又は
零のいずれかの出力を送出する検出信号形成回路
とを備えてなり、前記検出信号形成回路は、前記
入力信号の周波数と前記基準周波数との周波数差
に比例する信号を出力することを特徴とする周波
数差検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25054883A JPS60140159A (ja) | 1983-12-27 | 1983-12-27 | 周波数差検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25054883A JPS60140159A (ja) | 1983-12-27 | 1983-12-27 | 周波数差検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60140159A JPS60140159A (ja) | 1985-07-25 |
JPS6360343B2 true JPS6360343B2 (ja) | 1988-11-24 |
Family
ID=17209546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25054883A Granted JPS60140159A (ja) | 1983-12-27 | 1983-12-27 | 周波数差検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60140159A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3076940A (en) * | 1957-01-29 | 1963-02-05 | Gilfillan Bros Inc | Frequency discriminator |
-
1983
- 1983-12-27 JP JP25054883A patent/JPS60140159A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3076940A (en) * | 1957-01-29 | 1963-02-05 | Gilfillan Bros Inc | Frequency discriminator |
Also Published As
Publication number | Publication date |
---|---|
JPS60140159A (ja) | 1985-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4112381A (en) | Peak detector | |
JPH0237739B2 (ja) | ||
JPS6360343B2 (ja) | ||
JPS60223008A (ja) | バイアス制御装置 | |
JPH06209231A (ja) | 信号処理用アクティブフィルタの自動特性調整回路 | |
JPH08316805A (ja) | 周波数差検出回路 | |
RU2676177C1 (ru) | Компенсационный акселерометр | |
US5646955A (en) | Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor | |
RU2649246C1 (ru) | Компенсационный акселерометр | |
JPH0352904B2 (ja) | ||
JP2792054B2 (ja) | クロック抽出回路 | |
SU987580A1 (ru) | Устройство дл идентификации параметров объекта | |
JPH06140872A (ja) | フィルタの自動調整回路 | |
SU1480106A1 (ru) | Устройство формировани воспроизводимых с магнитного носител цифровых сигналов | |
SU1167533A1 (ru) | Устройство дл измерени электропроводности и концентрации электронов нестационарной плазмы | |
SU915047A1 (en) | Metal finder for magnetic separator | |
JPS62266780A (ja) | トラツキング制御装置 | |
SU1049865A1 (ru) | Устройство экстремального регулировани | |
US7463077B2 (en) | Device for generating a periodic clock signal | |
JPS63221593A (ja) | プラズマエネルギ−分布測定装置 | |
JPH10295073A (ja) | 位相検出装置及びその方法 | |
CN117686743A (zh) | 一种基于dsp实现的主动隔振速度传感器低频补偿方法 | |
JPS61288628A (ja) | 等化器 | |
JPH0580989B2 (ja) | ||
JPH02118402A (ja) | 高精度位置測定回路 |