SU902270A1 - Устройство адаптивной демодул ции сигналов двухканальной частотной телеграфии - Google Patents

Description

() УСТРОЙСТВО АДАПТИВНОЙ ДЕМОДУЛЯЦИИ, СИГНАЛОВ ДВУХКАНАЛЬНОЙ ЧАСТОТНОЙ ТЕЛЕГРАФИК

Изобретение относитс  к технике (Электросв зи и может использоватьс  в радиоприемных устройствах телеграфных сигналов.

Известно устройство адаптивной демодул ции сигналов двухканальной частотной телеграфии, содержащее первый, второй, третий и четвертый блоки детектировани , каждый из которых содержит полосовой фильтр, выход которого через усилитель с ав- . томатической регулировкой усилени  подключен к входу квадратора, и амплитудный детектор, выход амплитудного детектора первого блока детектировани  подключен к первому входу первогосумматора и к первому входу третьего сумматора, первый выход амплитудного детектора второго блока детектировани  подключен к второму входу первого сумматора, второй выход амплитудного детектора второго блока детектировани  подключен к первому входу четвертого сумматора.

первый выход амплитудного детектора третьего блока детектировани  подключен к первому входу второго сумматора , второй выход амплитудного детектора третьего блока детектировани  подключен к второму входу третьего сумматора,/выход амплитудного детектора четвертого блока детектировани  подключен к второму входу второго сумматора и к второму входу четвертого сумматора, выход п того сумматора подключен к входу первого решающего блока, выход шестого сумматора подключен к входу второго решающего блока 1 .

Однако известное устройство имеет низкую помехоустойчивость приема.

Цель изобретени  - повышение помехоустойчивости приема.

Claims (1)

1. Дл  этого в устройство адаптивной демодул ции сигналов двухканальной частотной телеграфии, содержащее первый, второй, третий и четверт 1й блоки детектировани , каждый 3 из которых содержит полосовой фильт выход которого через усилитель с автоматической регулировкой усилени  подключен к входу квадратора, и амплитудный детектор, выход ампли тудного детектбра первого блока детектировани  подключен к первому входу первого сумматора и к первому .входу третьего сумматора, первый выход aмплиtyднoгo детектора второго блока детектировани  подключен к второму входу первого сумматора, вт рой выход амплитудного детектора второго блока детектировани  подклю чен к первому входу четвертого сум|матора , первый выход амплитудного детектора третьего блока детектиро:вани  подключен к первому входу второго сумматора, второй выход ампл тудного детектора третьего блока детектировани  подключен к второму входу третьего сумматора, выход I амплитудного детектора четвертого блока детектировани  подключен к второму входу второго сумматора и к второму входу четвертого сумматора , выход п того сумматора подключе к входу,первого решающего блока, выход шестого сумматора подключен к входу второго решающего блока, введены в каждом из блоков детективовани  стробирующий детектор, интегратор и регулируемый усилитель, первый, второй, третий и четвертый блоки сравнени , первый, второй, третий и четвертый блоки регулировки порогового уровн , дешифратор, при этом в каждом из блоков детектировани  выход квадратора подключе к входу регулируемого усилител  и к входу стробирующего детектора, выход которого через интегратор подключен к другому входу, регулиру емого усилител , выход которого под ключен к входу амплитудного детектора , выход интегратора первого блока детектировани  подключен к . -первому входу первого блока сравне и к первому входу третьего блока сравнени , выход интегратора второ блока детектировани  подключен к второму входу первого блока сравне ни  и к первому входу четвертого блока сравнени , выход интегратора третьего блока детектировани  подключен к первому входу второго бло сравнени  и к второму входу третье блока сравнени , выход интегратора четвертого блока детектировани  по ключен к второму входу второго блока сравнени  и к второму входу четвертого блока сравнени , выход первого, второго, третьего и четвертого блоков сравнени  подключен к первому входу соответственно первого, второго , третьего и четвертого блоков регулировки порогового уровн , второй вход которого соединен с выходом соответственно первого, второго, третьего и четвертого сумматоров, выход первого блока регулировки порогового уровн  подключен к входу (п того сумматора, другой вхйд которого соединен с выходом второго блока регулировки порогового уровн , выход третьего блока регулировки порогового уровн  подключен к входу шестого сумматора, другой вход которого соединен с выходом четвертого блока регулировки порогового уровн , выход первого решающего блока подключен к входу дешифратора, другой вход которого соединен с выходом второго решающего блока, первый, второй, третий и четвертый выходы дешифратора подключены к вторым входам стробирующих детекторов соответственно первого, второго, третьего и четвертого блоКОВ детектировани . На чертеже представлена структур- . на  электрическа  схема предлагаемого устройства. Устройство адаптивной демодул ции сигналов двухканальной частотной телеграфии содержит главный тракт 1 приема, первый,второй, третий и четвертый блоки 2-5 детектировани  соответственно, каждый из которых состоит из амплитудного детектора 6, стробирующего детектора 7, интегратора 8, полосового фильтра 9, усилител  10 с автоматической регулировкой усилени  (АРУ), квадратора 1 1 , регулируемого усилител  12, первый, второй, третий, четвертый, п тый и шестой сумматоры 13--18 соответственно , первый, второй, третий и четвертый блоки сравнени  соответственно, первый, второй, третий и четвертый блоки 23-26 регулировки порогового уровн  соответственно , первый и второй решающий блоки 27 и 28 соответственно, дешифратор 29- , Устройство работает следующим образом. Сигнал с выхода главного тракта 1 приема, работающего в линейном режиме, по промежуточной частоте подаетс  на объединенные по входу полосовые фильтры 9 всех блоков 2детектировани . После расфильтровк сигнал в каждом блоке 2 детектировани  представл ет собой чередован посылок и пауз. Этот сигнал усиливаетс  и нормируетс  по уровню в усилителе 10 с АРУ и затем поступа в квадратор 11, выходное напр жени которого пропорционально квадрату напр жени  на входе. Нормирование и возведение в квадрат позвол ет улучшить соотношение сигнал/помеха в тех блоках детектировани , где сигнал оказываетс  больше помехи. Сигнал с выхода квадратора 11 подаетс  одновременно на вход регу . руемого усилител  12 и на первый вход стробирующего детектора 7, на второй вход которого поступают импульсы Запрет детектировани  с соответствующего выхода дешифратора 29. Сигнал Запрет детектировани  поступает в моменты времени, соответствующие наличию сигнала в соответствующем блоке детектировани . В промежутки времени, соответствующие паузам между посылками сигна сигнал запрета .снимаетс  и стробиру ющим детектором 7 производитс  детектирование помех. Продетектированные сигналы помех подаютс  на вход интегратора 8, где оцениваетс  их уровень, длительность действи  и вырабатываетс  посто нное напр жение , пропорциональное уровн  поме в данном субканале. Это напр жение подаетс  на второй вход регулируемого усилител  12 и на соответствую щие входы блоков 19-22 сравнени . Коэффициент передачи регулируемого усилител  12 обратно пропорционален управл ющему напр жению и соответственно уменьшаетс  с ростом помехи в данном блоке детектировани . Таким образом, под воздействием выпр мленного напр жени  помех, под ваемого на второй вход регулируемого усилител  12, осуществл етс  Взвешивание напр жени  посылок, которое затем детектируетс  амплитудным детектором 6. Амплитудные детекторы 6 блоков 3 и 4 детектировани  выдел ют положительную и отрицательную огибающие напр жени  706 промежуточной частоты и имеют соответствующие выходы, в блоке детектировани  выдел етс  только отрицательна , в а блоке 3 детектировани  только положительна  огибающие. С выходов амплитудных детекторов сигналы подаютс  на соответствующие входы сумматоров, причем на оба входа каждого из них подаютс  импульсы одинаковой пол рности, но разли14 ной (в зависимости от веса) амплитуды.При этом на входах этих сумматоров ооразуютс  сочетани  сигналов соответствующих блоков детектировани , которые подаютс  на первый вход соответствуюи их блоков регулировки порогового уровн  На входы блоков сравнени  х выхода интегратора 8 подаютс  в таких же сочетани х выпр мленные напр жени  помех. В них напр жени  помех блоков детектировани  сравниваютс  между собой и вырабатываетс  посто нное напр жение, пропорциональное разности весов, суммируемых в соответствующих сумматорах. Это напр жение подаетс  на второй вход соответствующих блоков регулировки порогового уровн . В них осуществл етс  регулировка порогового уровн , т.е. уровн , относительно которого сигнал на выходе этих блоков имеет положительную или отрицательную пол рность. Причем, в отсутствие помех или при одинаковых их;уровн х выходное напр жение блоков сравнени  равно нулю и соответствующий блок регулировки порогового уровн  выполн ет в таком случае роль симметрирующего устройства. В случае, когда веса суммируемых в соответствующих сумматорах сигналов различны, блоки сравнени  вырабатывают напр жение, пропорциональное разности весов, под воздействием которого в блоках регулировки порогового уровн  ось нулевого уровн  смещаетс  таким образом, что образует ось симметрии дл  импульса с меньшей амплитудой. При наличии большого уровн  помех в одном из блоков детектировани  сигнал с его выхода равен нулю, напр ение с выхода блока сравнени  макимально и под его воздействием лок 23 прекращает симметрирование, ропуска  импульсы сигнала другого лока детектировани  с выхода пер79 вого сумматора 13 на вход п того сумматора 17, в котором суммируютс  сигналы всех четырех блоков детекти ровани . Сигнал с выхода блока 23 уже обеспечивает восстановление исходного сигнала. Суммирование в п том сумматоре 17 сигналов с выходов двух блоков 23 и 2Ц обеспечи вает двухкратную избыточность по ин формации, что повышает помехоустойчивость устройства. Просуммированны сигналы с выхода п того сумматора 17 подаютс  на вход соответствующих решающих блоков, где эти сигналы усиливаютс , ограничиваютс  и подаютс  на выход устройства и одновременно на входы дешифратора 29. В дешифраторе 29 по выходным сигналам с решающих блоков определ етс  в каком из блоков детектировани  в данное врем  присутствует сигнал на соответствующий его выход подает с  импульс напр жени , который подаетс  на второй вход cootвeтcтвyющего стробирующего детектора 7 и обеспечивает запрет детектировани . Таким образом, введение новых бл ков позвол ет повысить помехоустойчивость приема при действии различных помех, что обеспечивает повышен надежности радиосв зи. Формула изобретени  Устройство адаптивной демодул ции сигналов двухканальной частотно телеграфии, содержащее первый, второй, третий и четвертый блоки детектировани , каждый из которых содержит полосовой фильтр, выход которого через усилитель с автоматической регулировкой усилени  подключен к входу квадратора, и амплитудный детектор, выход амплитудного детектора первого блока детектировани  подключен к первому входу пер вого сумматора и к первому входу третьего сумматора, первый выход амплитудного детектора второго блока детектировани  подключен к второму входу первого сумматора, второ выход амплитудного детектора второг блока детектировани  подключен к первому входу четвертого сумматора первый выход амплитудного детектора третьего блока детектировани  подключен к первому входу второго сумматора , второй выход амплитудного детектора третьего блока детектировани  подключен к второму входу третьего сумматора, выход амплитудного детектора четвертого блока .детектировани  подключен к второму входу второго сумматора и к второму входу четвертого сумматора, выход п того сумматора подключен к входу первого решающего блока, выход шестого сумматора подключен к входу второго решающего блока, отличающее с -  тем, что, с целью повышени  помехоустойчивости приема, введены в каждом из блоков детектировани  стробирующий детектор, интегратор и регулируемый усилитель, первый, второй, третий и четвертый блоки сравнени , первый, второй, третий и четвертый блоки регулировки порогового уровн , дешифратор, .при этом в каждом из блоков детектировани  выход квадратора подключен к входу регулируемого усилител  и к входу стробирующего детектора, выход которого через интегратор подключен к другому входу регулируемого усилител , выход которого подключен к входу амплитудного детектора , выход интегратора первого блока детектировани  подключен к первому входу первого блока сравнени  и к первому входу третьего блока сравнени , выход интегратора второго блока детектировани  подключен к второму входу первого блока сравнени  и к первому входу четвертого блока сравнени , выход интегратора третьего блока детектировани  подключен к первому входу второго блока сравнени  и к второму входу третьего блока сравнени , выход интегратора четвертого блока Детектировани  подключен к второму входу второго блока сравнени  и к второму входу четвертого блока сравнени , выход первого, второго, третьего и четвертого блоков сравнени  подключен к первому входу соответственно первого , второго, третьего и четвертого блоков регулировки порогового уровн , второй вход которого соединен.с выходом соответственно первого, второго , третьего и четвертого сумматоров , выход первого блока регулировки порогового уровн  подключен к входу п того сумматора,другой вход которого соединен с выходом второго блока регулировки порогового уровн , выход третьего блока регулировки порогового уровн  подключен к входу шестого сумматора, другой вход которого соединен с выходом четвертого блока регулировки порогового уровн ,выход первого решающего блока подключен к входу дешифратора, другой вход которого соединен с выходом второго решающего блока, первый, второй, третий и четвертый

   выходы дешифратора подключены к вторым входам стробирующих детекторов соответственно первого, второго, третьего и четвертого блоков детектировани .

   Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР по за вке, ,кл. Н OkL , 1977 (прототип).