JPS63225972A - クロツク再生回路 - Google Patents
クロツク再生回路Info
- Publication number
- JPS63225972A JPS63225972A JP5903987A JP5903987A JPS63225972A JP S63225972 A JPS63225972 A JP S63225972A JP 5903987 A JP5903987 A JP 5903987A JP 5903987 A JP5903987 A JP 5903987A JP S63225972 A JPS63225972 A JP S63225972A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- circuit
- clock
- tank
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008929 regeneration Effects 0.000 claims description 6
- 238000011069 regeneration method Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 238000011084 recovery Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はクロック再生回路に係り、特に出力クロックの
ジッタを少なくするのに好適なりロック再生回路に関す
る。
ジッタを少なくするのに好適なりロック再生回路に関す
る。
［従来の技術］
従来のクロック再生回路は、オーム社発行の「通信シス
テムと伝送方式」の第３１７頁から第３１９頁に亘って
記されているように、第２図に示す全波整流回路６タン
ク回路７およびコンパレータ８による構成のタンクリミ
ッタ方式のクロック再生回路が用いられている。これは
入力端子ＩＮに入力されたディジタルデータを全波整流
回路６で余波整流し、タンク回路７に入力すると、タン
ク回路７はその全波整流した信号からクロックの周波数
成分のみを抽出し、その抽出信号をコンパレータ８に出
力して波形成形し出力端子ＯＵＴに方形波クロック信号
を再生する。
テムと伝送方式」の第３１７頁から第３１９頁に亘って
記されているように、第２図に示す全波整流回路６タン
ク回路７およびコンパレータ８による構成のタンクリミ
ッタ方式のクロック再生回路が用いられている。これは
入力端子ＩＮに入力されたディジタルデータを全波整流
回路６で余波整流し、タンク回路７に入力すると、タン
ク回路７はその全波整流した信号からクロックの周波数
成分のみを抽出し、その抽出信号をコンパレータ８に出
力して波形成形し出力端子ＯＵＴに方形波クロック信号
を再生する。
［発明が解決しようとする問題点］
上記従来技術は、構成要素の１つであるコンパレータは
、第３図に示すようにスレッシホールド電位よりも入力
信号レベルが大きいか小さいかを判定するものであるが
、コンパレータには識別不確定幅があり、この領域内で
は、コンパレータは上記判定を行なえない。このコンパ
レータに入力Ａと入力Ｂのレベルの異なる信号を入力す
ると識別不確定幅により、コンパレータの出力は、出力
Ａと出力Ｂのようになり立上り、立下りのタイミングの
誤差を生じると云う点については配慮がされておらず、
クロック再生回路に入力されるディジタルデータのパタ
ーンによって、出力クロックのジッタを増すと云う問題
があった。
、第３図に示すようにスレッシホールド電位よりも入力
信号レベルが大きいか小さいかを判定するものであるが
、コンパレータには識別不確定幅があり、この領域内で
は、コンパレータは上記判定を行なえない。このコンパ
レータに入力Ａと入力Ｂのレベルの異なる信号を入力す
ると識別不確定幅により、コンパレータの出力は、出力
Ａと出力Ｂのようになり立上り、立下りのタイミングの
誤差を生じると云う点については配慮がされておらず、
クロック再生回路に入力されるディジタルデータのパタ
ーンによって、出力クロックのジッタを増すと云う問題
があった。
本発明の目的は、レベル検出回路と利得可変アンプによ
り構成されるＡＧＣ回路をコンパレータの入力側に設け
、上記コンパレータの識別不確定幅の影響を少なくし、
出力クロックのジッタを減らすことにある。
り構成されるＡＧＣ回路をコンパレータの入力側に設け
、上記コンパレータの識別不確定幅の影響を少なくし、
出力クロックのジッタを減らすことにある。
［問題点を解決するための手段］
上記目的は、タンク回路により抽出されるクロックの周
波数成分の信号のレベルを一定にし、コンパレータに入
力する、即ちタンク回路とコンパレータの段間に、レベ
ル検出回路と利得可変アンプより構成されるＡＧＣ回路
を付加することにより達成される。
波数成分の信号のレベルを一定にし、コンパレータに入
力する、即ちタンク回路とコンパレータの段間に、レベ
ル検出回路と利得可変アンプより構成されるＡＧＣ回路
を付加することにより達成される。
［作用］
前述の如くコンパレータは、スレッシホールド電位より
、入力信号レベルが大きいか小さいかを判定する回路で
ある。しかし、コンパレータには識別不確定幅があり、
この領域内では、コンパレータは上記判定を行なえない
、即ち、第３図に示す如くコンパレータに入力Ａと入力
Ｂのレベルの異なる信号を入力すると識別不確定幅によ
り、コンパレータの出力は出力Ａと出力Ｂのようになり
、立上り、立下りのタイミングの誤差を生ずる。これが
出力クロックのジッタを生じさせる大きな要因となる。
、入力信号レベルが大きいか小さいかを判定する回路で
ある。しかし、コンパレータには識別不確定幅があり、
この領域内では、コンパレータは上記判定を行なえない
、即ち、第３図に示す如くコンパレータに入力Ａと入力
Ｂのレベルの異なる信号を入力すると識別不確定幅によ
り、コンパレータの出力は出力Ａと出力Ｂのようになり
、立上り、立下りのタイミングの誤差を生ずる。これが
出力クロックのジッタを生じさせる大きな要因となる。
タンクリミッタ方式のクロック再生回路において、入力
されるディジタルデータのパターンがクロック周波数成
分を多く含むパターンであれば、タンク回路の出力レベ
ルは大きくなるが、クロック周波数成分の少ない、例え
ば直流成分の多いｘｉ Ｈｕ連続や゛′Ｌ″′連続パタ
ーンが続くと、タンク回路の出力レベルは小さくなる。
されるディジタルデータのパターンがクロック周波数成
分を多く含むパターンであれば、タンク回路の出力レベ
ルは大きくなるが、クロック周波数成分の少ない、例え
ば直流成分の多いｘｉ Ｈｕ連続や゛′Ｌ″′連続パタ
ーンが続くと、タンク回路の出力レベルは小さくなる。
このタンク回路出力信号をコンパレータに入力すると、
上記識別不確定幅の問題により出力される再生クロック
のジッタは増大する０本発明では、タンク回路とコンパ
レータの段間にＡＧＣ回路を設はコンパレータへの信号
入力レベルを一定に保つことによって、上記コンパレー
タの識別不確定幅の影響を少なくすることができ、コン
パレータ即ちタンクリミッタ回路出力の再生クロックの
ジッタを減少できる。
上記識別不確定幅の問題により出力される再生クロック
のジッタは増大する０本発明では、タンク回路とコンパ
レータの段間にＡＧＣ回路を設はコンパレータへの信号
入力レベルを一定に保つことによって、上記コンパレー
タの識別不確定幅の影響を少なくすることができ、コン
パレータ即ちタンクリミッタ回路出力の再生クロックの
ジッタを減少できる。
［実施例］
以下、本発明の一実施例を第１図により説明する。本ク
ロック再生回路は、全波整流回路１とタンク回路２とレ
ベル検出回路３と利得可変アンプ４とコンパレータ５よ
り構成される。動作としては、ディジタル入力端子ＩＮ
に入力されたディジタルデータを全波整流回路１で全波
整流してタンク回路２に入力すると、タンク回路２はそ
の全波整流した信号からクロックの周波数成分のみを抽
出する。しかし、タンク回路２の出力信号レベルは入力
されるディジタルデータのパターンによって変化する。
ロック再生回路は、全波整流回路１とタンク回路２とレ
ベル検出回路３と利得可変アンプ４とコンパレータ５よ
り構成される。動作としては、ディジタル入力端子ＩＮ
に入力されたディジタルデータを全波整流回路１で全波
整流してタンク回路２に入力すると、タンク回路２はそ
の全波整流した信号からクロックの周波数成分のみを抽
出する。しかし、タンク回路２の出力信号レベルは入力
されるディジタルデータのパターンによって変化する。
タンク回路２とコンパレータ５の段 −間にレベル検出
回路３と利得可変アンプ４により構成されるＡＧＣ回路
３４を設け、タンク回路２からの出力信号レベルをこの
ＡＧＣ回路３４で一定にし、コンパレータ５へ入力する
ことによって、コンパレータ５の識別不確定幅の影響を
少なくし、出力の方形波再生クロックのジッタを減少さ
せることができる。
回路３と利得可変アンプ４により構成されるＡＧＣ回路
３４を設け、タンク回路２からの出力信号レベルをこの
ＡＧＣ回路３４で一定にし、コンパレータ５へ入力する
ことによって、コンパレータ５の識別不確定幅の影響を
少なくし、出力の方形波再生クロックのジッタを減少さ
せることができる。
本実施例によれば、従来のタンクリミッタ方式のクロッ
ク再生回路と比較し、出力再生クロックのジッタを少な
くすることができる。
ク再生回路と比較し、出力再生クロックのジッタを少な
くすることができる。
［発明の効果］
本は明によれば、タンクリミッタ方式のクロック再生回
路において、タンク回路とコンパレータの段間にＡＧＣ
回路を設けて出力を一定にすることにより従来方式のタ
ンクリミッタ方式による出力再生クロックのジッタの大
きな要因となったコンパレータの識別不確定幅の影響を
軽減できるので、再生クロックのジッタを少なくできる
効果がある。
路において、タンク回路とコンパレータの段間にＡＧＣ
回路を設けて出力を一定にすることにより従来方式のタ
ンクリミッタ方式による出力再生クロックのジッタの大
きな要因となったコンパレータの識別不確定幅の影響を
軽減できるので、再生クロックのジッタを少なくできる
効果がある。
第１図は本発明の一実施例を示すクロック再生回路の構
成図、第２図は従来のクロック再生回路の構成図、第３
図はコンパレータの識別不確定幅の生じる理由説明図で
ある。 １・・・全波整流回路、２・・・タンク回路、３・・・
レベル検出回路、４・・・利得可変アンプ、５・・・コ
ンパレータ、６・・・全波整流回路、７・・・タンク回
路、８・・・コンパレータ。 特許出願人 日立湘南電子株式会社 代理人 弁理士 秋 本 正 実（外１名）第１図 第３図 １；業波贅丸１ｉＷｒ ４：第１外イ尖ルプ ７；タ
レク回ｎ・２；タンクＭｊｗｒ ５： コンパレ
ータ ８： コンパレータ３；νや１１Ｍ１＆
６２金式贅九回跨 手続補正書（自発） 昭和６２年５月１２日
成図、第２図は従来のクロック再生回路の構成図、第３
図はコンパレータの識別不確定幅の生じる理由説明図で
ある。 １・・・全波整流回路、２・・・タンク回路、３・・・
レベル検出回路、４・・・利得可変アンプ、５・・・コ
ンパレータ、６・・・全波整流回路、７・・・タンク回
路、８・・・コンパレータ。 特許出願人 日立湘南電子株式会社 代理人 弁理士 秋 本 正 実（外１名）第１図 第３図 １；業波贅丸１ｉＷｒ ４：第１外イ尖ルプ ７；タ
レク回ｎ・２；タンクＭｊｗｒ ５： コンパレ
ータ ８： コンパレータ３；νや１１Ｍ１＆
６２金式贅九回跨 手続補正書（自発） 昭和６２年５月１２日
Claims (1)
- １、全波整流回路とタンク回路とコンパレータとをもっ
て構成されたタンクリミッタ方式のクロック再生回路に
おいて、前記タンク回路とコンパレータとの間にレベル
検出回路と利得可変アンプとで構成されるＡＧＣ回路を
設けたことを特徴とするクロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5903987A JPS63225972A (ja) | 1987-03-16 | 1987-03-16 | クロツク再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5903987A JPS63225972A (ja) | 1987-03-16 | 1987-03-16 | クロツク再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63225972A true JPS63225972A (ja) | 1988-09-20 |
Family
ID=13101762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5903987A Pending JPS63225972A (ja) | 1987-03-16 | 1987-03-16 | クロツク再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63225972A (ja) |
-
1987
- 1987-03-16 JP JP5903987A patent/JPS63225972A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5615060A (en) | Automatic clock signal phase adjusting circuit utilizing level detector and pattern detector | |
| JPS63225972A (ja) | クロツク再生回路 | |
| EP0530776B1 (en) | Timing recovering apparatus | |
| JP2576517B2 (ja) | ノイズ低減回路 | |
| JPH11195942A (ja) | 自動利得制御装置 | |
| JPH0646467A (ja) | 帯域内信号伝送装置用信号検出装置 | |
| JPS5745764A (en) | Reference carrier reproducing circuit | |
| JPS63119331A (ja) | 多値識別方式 | |
| JP2827620B2 (ja) | 帯域内信号装置用信号検出方式 | |
| JPS6246348Y2 (ja) | ||
| KR0155764B1 (ko) | 데이타 검출방법 및 장치 | |
| JPH0783747A (ja) | 信号検出回路 | |
| JPH0716207B2 (ja) | デイジタル通信復調器 | |
| JPH0740697B2 (ja) | 識別回路 | |
| JPH063939B2 (ja) | 雑音検出方式 | |
| JPS63229931A (ja) | タイミングクロツク抽出回路 | |
| JPS61107874A (ja) | 画信号処理回路 | |
| JPS643377B2 (ja) | ||
| JPH11275601A (ja) | クロマ信号処理装置 | |
| JPS58108865A (ja) | 復調方式 | |
| JPH04212537A (ja) | クロック再生回路 | |
| JPS625787A (ja) | ノイズ減少回路 | |
| JPS6230556B2 (ja) | ||
| JPH05211524A (ja) | 信号断検出方法 | |
| JPS6354833A (ja) | デイジタル制御形利得制御回路 |