JPS6359194A - ビデオ再生装置の信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はビデオ再生装置に係り、特にビデオ信号がディ
スク上で線速度−建方式に記録されたディスク（以下Ｃ
ＬＶディスクと記す）によって、静止、スロー、倍速等
の特殊速度再生を行なうのに好適な再生信号処理回路に
関する。

〔従来の技術〕

従来より凹凸の清報ビットを刻んだディスクにレーザ光
を照射し、映像信号の再生を行なうビデオディスクプレ
ーヤとして、例えばテレビジョン学会編、ビデオディス
クとＤＡＤ入門、コロナ社、ｐｐ１２２〜１４２に示す
ようなものがある。

かかるビデオディスクプレーヤにおいて、映像信号の水
平および垂直同期部が半径方向に並んで記録された角速
度−建方式（、ＣＡＭ　）ディスクを再生する場合に、
レーザスポットを強制的にトラックジャンプさせること
Ｋより、静止画、スロー早見、逆転再生等の特殊速度再
生が可能であることは周知の事実である。

−しかしながら、前記ＣＡＶディスクでは、ディスクの
片面あたり最大約３０分の収録時間しか得られないため
、映画等の長時間ソースをビデオディスクにする場合に
は、線速度−建方式（ＣＬＶ）ディスクとして製作され
ることが多い。該ＣＬＶディスクは前記ＣＡＶディスク
に比べ約２倍の長時間ディスク忙比べ約２倍の長時間収
録が可能であるという大きな特長を有する反面、前記し
た映像信号の水平および垂直同期部の半径並びが行なえ
ないため、トラックジャンプを行なうと再生ビデオ信号
の水平および垂直同期信号の連続性が失われてしまう。

〔発明が解決しようとする問題点〕

上記した従来のビデオディスクプレーヤにおいては、Ｃ
ＬＶディスクでレーザスポットをトラックジャンプさせ
て特殊再生を行なおうとし℃も、再生される映像信号は
不連続なものとしかならず、ＴＶモニタ画面上で同期が
乱れてしまうため、前記した特殊再生はＣＬＶディスク
では不可能であった。

マタ、メモリ素子を用いてフィールドメモリを構成し、
上記トラックジャンプを行なう間に再生される切れ目の
ない１フイールドをメモリー蓄え、繰り返し再生しよう
としても、ビデオ信号のチプキャジア位相は４フイール
ドにて完結であるため、メモリから読み出されるビデオ
信号のサブキャリア位相がフィールド間で不連続となり
、ＴＶモニタで色が付かないという問題を生じる。さら
にＣＬＶディスクはビデオ信号の重置同期−の半径並び
がなされないため、特殊再生時くメモリに書込むフィー
ルドを上記４フイールドのうちいずれかに統一したり、
順番を整えるよう托して、夛プキャリアの位相不連続を
防ぐことも不可能であった。

本発明の目的は、ＣＬＶディスクの特−速度再生を１フ
イールドメモリを用いることによって実現可能とし、し
かもその時のチプキャリアの位相連続性を保存すること
にある。

〔問題点を解決するための手段〕

上記目的はビデオディスクプレーヤにおいて、再生ビデ
オ信号の位相基準となる基準水平同期信号を数えること
によって、フィールドメモリからの読出開始時期を与え
る続出スタート信号を発生させる手段と、フィールトメ
干すにビデオ信号の書込開始時期を与える書込スタート
信号を、再生信号の垂直同期信号に位相合わせな行なっ
た後、さらに基準水平同期信号に位相合わせな行なう手
段と、該書込スタート信号と読出しスタート信号とを位
相が連続であるような基準チプキャリアに対し位相合わ
せな行なう手段とを設け、フィールドメモリの書込およ
び読出の開始時間がともに基準チプキャリアに対して同
じ位相となるようＫすることＫよって達成される。

〔作用〕

フィールドメモリからの読出開始かつねに基準ナプキャ
９１に対して同期するように行なわれるから、読出され
る信号？ナブキャリアはっねに位相が連続となる。また
フィールドメモリへの書込開始も基準チブキャ９７に同
期しているので、ディ３りから通常の再生１−ドからイ
モ９読出し８−ドにビデオ信号を切替えてもチブキャリ
アに不連続を生じない。また書込開始は再生垂直同期信
号に、読出開始は基準同期信号に対して前後−水平周期
内忙、さらに読出、書込の開始とも基準水平同期信号に
対し前後−チプキャリア周期内の位相差しか生じないか
ら、通常再生から特殊再生への切換時や、フィールドメ
モリの画像を書き換えた時に、再生信号の垂直および水
平同期信号に位相の不連続を生じることはない。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。第１
図は本発明の一実施例であるビデオディスクプレーヤの
再生信号処理回路のブロック図である。

ディスクから読取られた再生ＦＭ信号は、ＦＭ復調回路
１にて復調されビデオ信号となり、ＴＢＣ（Ｔｉｍｅ　
Ｂａ５ｅ　Ｃｏｒｒｅｃｔｏｒ）　２において時間軸上
のゆらぎが除去される。ＴＢＣ２は１例えばＣＣＤとｖ
ＣＯから成る可変遅延素子により構成され、ＴＢＣ２の
出力からパーストゲート３により分離されたカラーパー
ストと、基準発振回路８の出力を基準チプキャリア発生
回路７で分周して得た基準サブキャリアとを位相比較す
る位相比較回路５の出力、ならびにＴＢＣ２の出力から
同期分離回路４で分離する再生水平同期信号と、基準発
振回路８の出力を基準水平同期信号発生回路９で分周し
て得る基準水平同期信号とを位相１比較する位相比較回
路６の出力とを入力とし、ＴＢＣ２の出力ビデオ信号の
位相を基準水平同期信号および基準サブキャリアと等し
くなるように保つ。ＴＢＣ２の出力は通常再生時やＣＡ
Ｍディスクの特殊速度再生時にはスイッチ１５を経て出
力される。また０１Ｍディスクの特殊速度再生時には、
ＴＢＣ２の出力なＡ／Ｄ変換器１０でディジタル化して
フィールドメモ！３１１に一旦蓄えた後、Ｄ／Ａ変換器
１５でアナログ信号に復元し、同期付加回路１４で水平
および垂直同期信号の付けかえを行ない、スイッチ１５
を経て出力される。スイッチ１５の出力切換は図示しな
いシステムコントロール部より入力する出力切換信号に
より行なう。

システムコントロール部より入力する書込開始信号はシ
フトレジスター６およびラッチ１７．１８　においてそ
れぞれ再生垂直同期信号す、基準水平同期信号Ｃおよび
基準チブキャリーｄＫ対して位相同期が取られた後、ラ
ッチ１８の出力ｅはメモリコントロール回ｊ１８１２に
入力し、該信号ｅの立上り点を基準としてフィールドメ
モリー１への信号書込みが行なわれる。第２図は上記し
た位相同期の様子を示したものであり、α〜ｅの各符号
は第１図と対応している。再生垂直同期信号ｂＫ対して
基準水平同期信号Ｃと基準サブキャリアｄどの位相関係
にフィールド毎に変化し、４通りの場合が生じるがラフ
ｆ−１８の出力ｅの立上り点は常に基準チッキャリアｄ
Ｋ対し位相同期をとることができ、しかも水平同期信号
ｃＫ対してサブキャリア周期の−のばらつき以内に収ま
る。なお、シフトレジスタ１６ではＣＬＶディスク再生
時のトラックジャンプで生じる再生信号の位相飛びに対
してＴＢＣ２の応答が追いつくまでの書込信号時間待ち
も合わせて行なう。

一方、フィールドメモリー１からの読出開始は、基準垂
直信号発生回路２０において基準水平同期信号をカウン
トダウンして得た読出し開始信号をラッチ１９で基準サ
ブキャリアに位相同期させた信号の立上がり点を基準と
して行なう。

第３図は第１図に示す基準垂直信号発生回路２０ならび
忙ラッチ１９および複合同期信号発生回路２１の詳細な
構成の一例を示したものであり、また第４図は第３同各
部動作を示すタイミングチャートで、ｆ−ｈの各符号は
第３図と対応している。基準垂直信号発生回路２０は、
再生垂直同期信号りの立上りエツジを検出するエツジ検
出回路１０２、プリセット入力可能なカウンタ１０３、
カウンタ１０３のロード信号を切換えるスイッチ１０２
、カウンタ１０３の出力をデコードするデコーダ１０４
ａおよびす。

ならびにスイッチ１０２の切換論理を検出するインバー
タ１０５、ＡＮＤ回路１０６、ＮＯＲ回路１０７により
構成される。通常再生時のカウンタ１０３のロードは再
生同期信号７の立上りによって行なわれるが、フィール
ドメモリへの書込が開始されてから読出が終了するまで
の間はＮＯＲ回路１０７の出力りがＬＯになり、カウン
タ１０３は自身のキャリー出力によってロードされる。

プリセット入力値は、カウンタ１０５の値が１度２６２
Ｈ毎に一巡するように選ぶ。デコーダ１０４ａおよび１
０４ｂはカウンタ１０３の出力値が一定の範囲内にある
ことを検知し、それぞれ基準垂直同期信号ｉと同期ゲー
ト信号４を出力する。基準垂直同期信号ｉはラッｆ１９
において基準夛プキャリアに位相合わせがなされ、メモ
リコントロール回路１２に読出開始信号として供給する
。一方、基準垂直同期信号はＯ几回路から成る複合同期
信号発生回路２１において基準水平同期信号とのＯＲを
とり、メモリ読出し時の複合同期信号ｉを得る。同期信
号付加回路１４では同期ゲート４がＨｉの間、メモリか
ら続出した信号を複合同期信号ｊのタイミングに合わせ
て所定レベルの同期信号に差換えて出力する。

以上の構成によれば、フィールトメ゛そりへの信号書込
、および続出の開始がともに基準サブキャリアに位相同
期することができるから、通常の再生信号からメモリよ
り読出しした信号に切り換えた時や、メモリ内の信号を
書き換えたときに、出力信号にサブキャリアの位相不連
続を生じることがない。水平同期に関しても、上記の場
合に生じる位相の不連続はサブキャリアの１周期以内で
あり、切換は垂直ブランキング内で行なわれるから画面
上に影響はない。ＴＢＣでの処理によって再生水平同期
信号と基準水平向Ｍ信号の位相が揃えられているから、
フィールドメモリの菩込開始を基準水平同期でラッチす
ることができ、ドロップアウト等で再生水平同期信号が
抜けたりしても書込に影響を及ぼすことはない。また１
フイールドを２６２Ｈとして、サブキャリアの整数倍忙
なっているから、フィールドメモリの信号書換をしない
限り、水平同期の不連続は発生しない。さらにメモリか
らの信号読出しを行なっている間は、基準垂直同期信号
を再生垂直同期とは独立して生成しているから、ＣＬＶ
ディスクでトラックジャンプを行ないながら特殊再生を
行なっても、連続した画面を出力できる。

ところで汎用のＩＣメモリをフィールドメモリに使用す
る場合、メモリの行アドレスをビデオ信号の各走査線に
対応させた方がメモリコントロール回路を簡素化でき、
有利である。本実施例では同期ゲート期間中は信号をメ
モリ内に蓄えておく必要がないから、必要なメモリの行
アドレスを２５６以下とすることができ、フィールドメ
モリを汎用メモリを用いて無駄なく構成することが可能
である。

第５図は、第１図忙おける基準垂直信号発生回路２０の
他の詳細な構成を示したものである。また第６図は第５
同各部の信号波形を表わしたタイミングチャートであり
、ｆ〜ルδの各符号は第５図と対応している。第５図に
おいて第３図の構成と異なる点は、カウンタ１０３の出
力値が５２５Ｈ毎Ｋ　−巡するようにプリセット入力値
を定めたことおよび基準垂直同期信号１１を得るのにデ
コーダ１０４ａと１０４ｂの出力Ａ１．Ｌ２をＯＲ回路
１０８Ｋかえ、その出力として得ており、同様に同期ゲ
ートＡ５をデコーダ１０４Ｃ，１０４ｄの出力４１．ル
２をＯＲ回路１０９に加え、その出力として得る点にあ
る。

−第５図の構成においても第３図の構成と同様、再生信
号のチプキャ９ア位相の連続性が失われることはない。

また同じ信号を繰り返し読み出す場合の水平同期信号は
、２フイールド毎に９″ブキヤリアの半周部分ずれるが
、画面上には影響を及ぼさない。さらに第５図の構成で
は、メモリから読出される信号の垂直同期信号の周期が
２フイ一ルド単位で正規の周期に一致しているという効
果を得ることができる。

なお第５図の構成よりもさらにカウンタのロード周期を
長くし、デコーダの数を増し、基準垂直同期の発生周期
を例えば２６２Ｈ，２６２Ｈ，２６２Ｈ，２６４Ｈのよ
うに選べば、同じ画像を繰り返し読み出すときの水平同
期位相を連続に保ちながら、垂直同期が正規の値からず
れるのを防ぐことが可能にできる。

第７図は本発明によるビグオグイスクの再生信号処理回
路のいま１つの構成方法を示したものである。第７図に
おいて第１図の構成と異なるのは、複合同期発生回路２
２の構成である。

−第８図は第７図における複合同期発生回路２２の詳細
な構成を示したものである。また第９図ならびに第１０
図は第８同各部の動作を示すタイミングチャートであり
、Ａ−にの各符号は第８図と対応している。

カウンタ１１０は基準クロックをカウントし、基準水平
同期信号Ａによってクリアがかけられる。

デコーダ１１６α〜ｅはカウンタ１１０の出力値が特定
の範囲内にあることを検知するものである。デコーダ１
１６ａでは複合同期信号にの水平同期部Ｂをデコードす
る。デコーダ１１６４および１１６Ｃのデコード出力を
ＯＲ，回路１１７４で合わせ、等化パルス部Ｃを得、ま
たデコーダ１１６Ｃ１および１１６ｅのデコード出力を
ＯＲ回路１１７善で合わせることにより垂直同期パルス
部りを得ている。エツジ検出回路１２０、インバーダ１
１２、ＡＮＤ回路１１３、ＮＯＲ回路１１４は、第３図
および第５図の場合と同様にして、カウンタ１１１のロ
ード入力に、通常再生時は再生垂直同期信号Ｅの立上り
エツジが、メモリへの書込、読出時にはカウンタ１１１
のキャリー出力が導かれるように、スイッチ１１５を制
御する信号Ｆを生成する。カウンタ１１１等化パルスＣ
をカウントし、プリセット入力はカウンタの出力値が５
２５Ｈ毎に一巡するように段定される。デコーダ１１６
ｆおよび１１６ｔでは等価パルス期間を表わす信号工お
よびＪが出力され、ＯＲ回路１１７ＣでＩとＪを合わせ
Ｏｌｌ、回路１１７Ｃの出力がＨ４となる期間中は等化
パルスＣがスイッチ１１９に導かれるよ少にスイッチ１
１Ｂの接点をコントロールする。同様にしてデコーダ１
１６ＬおよびＬにおいて垂直同期期間を示す信号ｑおよ
びＨな得、ＯＲ回路１１７ｄを通し該期間中はスイッチ
１１９が垂直等価パルスＤを出力するように接点をコン
トロールする。以上のようにしてスイッチ１１９の出力
には等化パルスを備えた複合同期信号Ｋを作り出す。

以上、第７図ならびに第８図に示した構成によれば、通
常再生時からメモリ読出信号への切換時、ならびにメモ
リ内の信号書換え時において外生信号のサプキャ９７位
相連続性を保つことができる。

またＮＴＳＣに準拠した等化パルスを備えた同期信号を
メモリから読出した信号に付加できるので、再生信号を
ラインインタレースして出力できる。

なお、以上述べた実施例では同期信号の付加なり／Ａ変
換の後でアナログ的に行なっているが、もちろんＤ／Ａ
変換前にディジタル的に行なうようにしてもよい。

・また、以上の実施例では、基準水平同期信号と再生水
平同期信号が全く位相差をもたないと仮定しているが、
位相比較回路の形式によっては、定常的な位相差が存在
することがある。このような場合には例えばＡ／Ｄ変換
器とフィールドメモリの間にラインメモリを設け、ライ
ンメモリ出力忙おける再生水平同期位相が、基準水平同
期信号と等しくなるようにしてやればよい。このとき、
ラインメモリにおける遅延量の最小単位をサブキャリア
周期に等しくすることによって、前記した位相差が時々
変化する場合でも、本発明に支障は生じない。

ところで本発明の詳細な説明するのにビデオディスクプ
レーヤを例にとったが、本発明はＴＢＣ機能を備えたビ
デオテープレコーダ等においても適用可能であり、ノイ
ズヤブレのない特殊再生を行なうことができる。

〔発明の効果〕

本発明によれば、通常再生時からメモリ読出しへの切換
時、およびメモリ内の信号書換え時においても、再生出
力信号のサブキャリア位相連続性を保存できる。従って
、フィールドメモリを用いたＣＬＶディスクの特殊速度
再生を実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例のビデオディスクプレーヤの
再生信号処理回路のブロック図、第２図は第１同各部信
号波形を示すタイミングチャート、第３図は第１図主要
部の詳細構成の一例を示す回路図、第４図は第３同各部
の信号波形を示すタイミングチャート、第５図は第１図
主要部の詳細構成の他の例を示す回路図、第６図は第５
同各部の信号波形を示すタイミングチャート、第７図は
本発明の他の実施例のビデオディスクプレーヤの再生信
号処理回路のブロック図、第８図は第７図主要部の詳細
構成を示す回路図、第９図および第１０図は第８図の各
部動作波形を示すタイミングチャートである。 ２・・・ＴＢＣ，４・・・同期分離回路、７・・・基準
サブキャリア発生回路、９・・・基準水平同期信号発生
回路、１１・・・フィールドメモリ、１６・・・シフト
レジスタ、１７．１８．１９・・・ラッチ、２０・・・
基準垂直信号発生回路、２１．２２・・・複合同期信号
発生回路、１０５・・・カウンタ。 纂２目 第３図 拓４圀 ｆ且ｍ用■■キ但用■■州耳二■徂用且Ｆ　−［］−−
＝− にロー−１−１ −ｓ＊−ｖｖｙｓ　ｆ　　　　　　第６図ｆ　　　　　
　　　　　　　μ阻」且且３−ロー−−−−−− ４５Ｆ−］−］−Ｆ−−ｌ−−Ｊ−−］域 す も６１２１ 第ｔ／目

Claims (1)

1. 【特許請求の範囲】 １、再生ビデオ信号を基準水平同期信号および基準サブ
   キャリアに同期させる時間軸補正手段と、該時間軸補正
   手段にて補正されたビデオ信号を一時蓄えるメモリ回路
   とを備えたビデオ再生装置の信号処理回路において、該
   メモリへの信号の書込開始を示す信号を再生ビデオ信号
   より分離した再生垂直同期信号のタイミングでラッチす
   る第１のラッチ回路と、該第１のラッチ出力を前記基準
   水平同期信号のタイミングでラッチする第２のラッチ回
   路と、該第２のラッチ出力を前記基準サブキャリアのタ
   イミングでラッチする第３のラッチ回路と、前記基準水
   平同期信号に同期して前記メモリからの信号の読出開始
   を示す信号を発生する基準垂直信号発生回路と、該読出
   開始を示す信号を前記基準サブキャリアのタイミングで
   ラッチする第４のラッチ回路とを設け、前記メモリへの
   信号の書込開始は前記第３のラッチ出力に同期し、信号
   の読出開始は該第４のラッチ出力に同期して行なうこと
   を特徴とするビデオ再生装置の信号処理回路。 ２、特許請求の範囲第１項記載のビデオ再生装置の信号
   処理回路において、前記読出開始信号と同期した複合同
   期信号発生回路と、前記メモリから読出した信号の同期
   信号部分を該複合同期信号発生回路にて発生した複合同
   期信号と付換える同期信号付加回路を設けたことを特徴
   とするビデオ再生装置の信号処理回路。 ３、特許請求の範囲第１項記載のビデオ再生装置の信号
   処理回路において、前記基準垂直信号発生回路で前記基
   準水平同期信号をカウントダウンするカウンタを、通常
   再生時には再生垂直同期信号のエッジタイミングでリセ
   ットし、前記メモリへの信号書込、及び読出し時にはカ
   ウンタ自身のキャリーまたはデコード出力によりリセッ
   トするよう構成したことを特徴とするビデオ再生装置の
   信号処理回路。