JPS6358288A - 時計装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

（産業上の利用分野） 本発明はたとえば送受信機に適用して好適な時計装置に
関し、１つの時刻計時源からの時刻で複数の時刻を計時
することができる時計装置に関する。 （従来技術） たとえば送受信機において交信相手の国の時刻を知るた
めに複数の時計手段を備えることが行なわれる。 かかる場合に、１つの時刻計時集積回路（以下、時計Ｌ
ＳＩと略記する）で構成した時計の出力によシ時刻を計
時する時計、もしくは既存信号周波数を分周してＩ　Ｈ
ｚの信号にし、この信号の周波数をマイクロコンピュー
タでカウントして時刻を計時する時計が用いられている
。 （発明が解決しようとする問題点） 上記した如き時計によるときは、電源が遮断されると時
刻信号が出力てれず、表示ができない問題点があった。 また、通電開始時に時計手段の数だけ時間合せを行なわ
なければならない問題点があった。 さらに時計ＬＳ１．マイクロコンピュータを蓄電池でバ
ックアップすることもできるが、たとえばＮＭＯＳタイ
プのマイクロコンピュータの場合、消費電力が大きく現
実的でない問題点があった６、本発明は上記の問題点を
解決した時計装置を提供することを目的とする。 （問題点を解決するための手段） 本発明は上記の問題点を解決するために、蓄電池により
バックアップされた１つの時計ＬＳＩと、前記蓄電池に
よりバックアップされ、かつ前記時計ＬＳＩからの時刻
信号による時刻との差時間に伴なう差時間信号を記憶す
る記憶手段と、前記時刻信号による時刻と前記記憶手段
から読み出した差時間信号による差時間とから新たな時
刻を演算する演算手段とを備えた。 （作用） 本発明において時計ＬＳＩの時刻信号による時刻と記憶
手段から読み出した差時間信号による差時間とから、演
算手段によって新たな時刻が演算される。したがって複
数の差時間信号を記憶手段に読み込ませておくことによ
シ複数の新たな時刻が演算によシ得られる。 一方、時計ＬＳＩおよび記憶装置は蓄電池によって・ぐ
ツクアップされているため、その時刻信号、差時間信号
は失なわれることはなく、演算手段に電源が供給された
ときから新たな時刻が得られる。 この場合にバックアップされているのは時計ＬＳＩと記
憶装置のみであシ、演算手段がＮ　ＭＯＳタイプのマイ
クロコンピュータで構成されているとしても蓄電池の消
耗は少なくてすむ。さらに、複数の新たな時刻を得るた
めにも一一差時刻を勘案して時間合せを行なう必披もな
くなる。 （発明の実施例） 以下、本発明を実施例によシ説明する。 第１図は本発明の一実施例の構成を示すブロック図であ
る。 時計ＬＳＩ　２６および差時間信号を記憶するメモリ２
５は、ダイオードスイッチで構成されたバックアップス
イッチ回路２８を介してバックアップ蓄電池２７でバッ
クアップする。 マイクロコンピュータ２１はプログラムを記憶させたＲ
ＯＭ、データを記憶するＲＡＭ　、入力ポートおよび出
力ポートを基本的に備えておυ、入力ポートを介して時
計ＬＳＩ　２６からの時刻信号およびメモリ２５からの
差時間信号かマイクロコンピュータ２１に供給しである
。ざらにマイクロコンピュータ２１には入力ポートを介
して時計ＬＳＩ２６による時刻表示を選択指示する第１
指示接点Ｘ、時計ＬＳＩ２６による時刻からメモリ２５
に記憶しである差時間だけずれた時刻の表示を指示する
指示接点Ｙ、時刻表示の指示を停止させるオフ指示接点
２を有する切替スイッチ２４からの出力が供給しである
。マイクロコンピュータ２１からは切替スイッチ２４か
らの指示にともなって、指示に対応した時刻信号を出力
ポートを介して表示ドライバ２２に供給し、表示ドライ
バ２２からの出力にともなって表示装置２３を駆動し時
刻表示をなすように構成しである。なお、電源ラインか
らの電力はマイクロコンピュータ２１、表示ドライバ２
２、表示装置２３、バックアップスイッチ回路２８を介
してメモリ２５および時計ＬＳＩ　２６に供給しである
。 上記の如く構成した本発明の作用をマイクロコンピュー
タ２１のＲＯＭに記憶させであるプログラムによシ第２
図および第３図に示すフローチャートにしたがって説明
する。 時計ＬＳＩ　２６の時刻信号（１分”、１時”に分かれ
て取シ出せるように構成てれている）による時刻を以下
、クロックＸと記し、クロックＸとメモリ２５に記憶さ
せである差時間信号とによる演算後の時刻をクロックＹ
と記す。 初めに、差時間の演算を第２図に示すフロづ旨−トにし
たがって説明する。 時計ＬＳＩ　２６の時刻信号が取シ出される（ステップ
ａ）。つぎにクロックＸとクロックＹによシ差時間の演
算がされる（ステップｂ）。ここで時計ＬＳＩ２６の時
刻信号中における”分”を示す信号を誤解の生じない限
りクロックＸの″分″桁の値と示す。また”時”を示す
信号についても同様、クロックＸの１時”桁の値と示す
。さらに差時間信号による演算後の時刻体中における“
分”を示す信号を誤解を生じない限シクロツクＹの６分
”桁の値と示し、時を示す信号についても同様にクロッ
クＹの１時”桁の値と示す。 壕ず６分”の桁について〔クロックＸの“分”桁の値−
クロックＹの”分”桁の値〕の演算がされ（ステップｂ
１）、ステップｂ１において減算ができたか否かがチェ
ックされる（ステップｂ２）。〔クロックＸの分”桁の
値≧クロックＹの１分”桁の値〕のときは減算ができた
場合であシ、この場合はステラｆｂ２に続いて、時刻が
遅れであることを示すフラグがリセットされる（ステッ
プｂ、）。 ステツ７″ｂ２において減算ができな、いときはステッ
プｂ２に続いて、ステップｂ、における減数と被減数と
を入れ替えて減算がなされる（ステップｂ４）。 この場合は必ず減算ができて、次にフラグがセットされ
る（ステップｂ５）。ステラｆｂ５、ｂ５に続いて減算
結果がメモリ２５に１分”の桁の差時間として記憶され
る（ステップｂ６）。 次に６時″の桁についても上記と同様の演算がなきれる
。 〔クロックＸの“時”桁の値−クロックＹの時”桁の値
〕の演算がされ（ステップｂ７　）、ステップｂ７にお
いて減算ができだか否かがチェックさｎる（ステップｂ
６　）。減算ができたときはフラグがリセットされる（
ステップｂ９　）。ステップｂ８において減算ができな
いときはステップｂ８に続いてステップｂ８の減数と被
減数とを入れ替えて減算がな畑れる（ステップｂ、。）
。この場合は減算ができ、フラグがセットはれる（ステ
ップｂ１１）。 ステップｂ９、ｂｌｌに続いて減算結果がメモリ２５に
”時”の桁の差時間として記憶される。さらに前記した
フラグの状態も記憶される。 上記によシ差時間が演算される。いま、クロックＸとク
ロックＹの差時間を〔差時間＝クロックＸ−クロックＹ
〕と計算した。この結果クロックＹはクロックＸと差時
間を用いて〔クロックＹ＝クロックＸ−差時間〕によシ
演算されることになる。 時計ＬＳＩはバックアップ蓄電池２７によりバックアッ
プされておシ、出荷国の時刻に設定されている。かかる
時計装置が仕向は地に到着し、使用開始される。この最
初においては差時間はなく、クロックＸ−クロックＹで
設定されている。使用開始によシクロツクＸは仕向は地
の時刻すなわち現地時刻に設定される。この設定によシ
差時間が生ずる。この差時間の演算は上記した通シであ
る。 つぎにクロックＸからクロックＹの演算について説明す
る。 〔１〕クロツクＹ演算のためにクロックＸｏ″″時”桁
の値および１分”桁の値がマイクロコンピュータ２１の
ＲＡＭに読み込まれ、クロックＹ０１時”桁の値および
“分”桁の値としてマイクロコンピュータ２１のＲＡＭ
の他のエリアに転送、記憶される。 〔２〕次にクロックＸの１分”桁の値が取シ出され（ス
テップｄ１）、続いてメモリ２５に記憶している差時間
信号の”分”桁の値が読み出される（ステップｄ２）。 〔３〕差時間の６分”桁の値はクロックＸの６分”桁の
値に対して遅れているか否か、前記したフラグの状態を
チェックすることで判別される（ステップｅ、４）。 〔４〕ステップｅ、において遅れ（フラグがリセット）
のときはステツ″７’ａ１に続いて、ステップｄ１にて
読み出した１分”桁の値からステラｆｄ２にて読み出し
た“分”桁の値が減算される（ステップｆ１）。 〔５〕ステツプｆ１において減算が可能か否かがチェッ
クされ（ステップｇ１）、減算ができたときは１分”桁
の演算は終了し、後記する“時”桁の演算〔１３〕が実
行される。 〔６〕ステップｆ、において減算ができないときはステ
ラ７’ｃにおいて記憶したクロックＸの“時桁の値から
１時間（６０分）を借シて〔＋６０：Ｉの演算が行われ
、１０進補正が行われる（ステップｈ１、ｈ２）。 〔７〕ステツプｈ１において借りた１時間を修正するた
めに、マイクロコンピュータ２１のＲＡＭに記憶された
クロックＸの“時”桁の値から〔−１〕を行なって再記
憶しくステツ７’ｉ、）、ステップ１１における〔−１
〕の演算ができた場合は後記したステップ〔１３〕が実
行され、ステップ１１の演算ができない場合は１日（２
４時間）を借シてきて（ステップ１２、ｉ５）、１０進
補正がなされる（ステラ７’ｉ４）。さらにステツｆＩ
４において補正されたクロックＸの”時”桁の値が、ク
ロックＹの１時”桁の値として更新のうえマイクロコン
ピュータ２１のＲＡＭに一旦ｊ己憶される（ステップｔ
５）。またステップｈ２によシ１０進補正された値がク
ロックＹの６分”桁の値である。これらのステップによ
システップｅＩＫおける遅れている場合の１分“桁の演
算が終了される〔８〕。

〔９〕ステンｆｅ１において進み（フラグがセット）の
ときはステップｅ１に続いて、ステップｄ１にて読み出
した１分”桁の値にステップｄ２にて読み出した“分”
桁の値が加算される（ステップｊ、）。 〔１０〕ステツプｊ１における加算結果が５９”よシ大
きいか否かがチェノつてれ（ステップに１）、大きくな
いときは゛分″桁の演算は終了し、後記する°°時″桁
の演算が実行される。この場合は桁上シが無い場合であ
る〔１２〕。 〔１１〕ステツプｊ１における加算の結果、”５９’よ
シ大きいとき、すなわち桁上げがあると判断したときは
ステップｊ１の演算結果から６０＃（分）を減算しくス
テップｔ１）、続いて１０進補正がなされる（ステップ
ｔ２）。ステップｔ２に続いてマイクロコンピュータ２
１のＲＡＭに記憶されているクロックＸの”時”桁の値
が読み出でれ（ステップｔ３）、ステツｆｔ５にて読み
出された１時”桁の値に〔＋１〕され（ステップｔ４）
、続いて１０進補正がなされる（ステップｔ５　）。さ
らにステップｔ５にて補正されたクロックＸ°の１時”
桁の値が、クロックＹ０６時”桁の値として更新のうえ
、マイクロコンピュータ２１のＲＡＭに一旦、記憶され
る（ステップ１６）。またステラ７°ｔ２によシ１０進
補正された値がクロックＹの１分”桁の値である。 これらのステップによシステップｅ、における進んでい
る場合の”分”桁の演算が終了される〔１２〕。 〔１３〕メモリ２５に記憶させである差時間中の”時”
桁の値が読み出され（ステップｍ１）、フラグがセット
されているか否か、すなわち遅れか否かがチェックされ
る（ステツ７°ｍ２　）。 〔１４〕　ステップｍ２において遅れと判別されたとき
Ｈ−？イクロコンピュータ２１のＲＡＭからクロックＹ
の“時”桁の値が読み出される（ステップ町）。 これは“時”桁の値が補正されている、いないとには無
関係である。ステップｉ５、ｔ６を介したときは補正さ
れておシ、ステップ１５、ｔ６ヲ介ざスニステップｇ５
、ｋｌを介したときは補正されていない。 ステツ７’　ｎｌにて読み出したクロックＹの１時″桁
の値からステツｆｍ１にて読み出した差時間の６時”桁
の値が減算きれる（ステラ：Ｚ’　ｎ２　）。 〔１５〕ステツプｎ２において減算かできたか否かがチ
ェックされ（ステップｐ１）、ステップｎ、において減
算ができないときは“２４″を加え（ステップｐ２）、
続いて１０進補正がなされ（ステップｐ３）、この値が
クロックＹの１時“桁の値とされる。またステップｐ、
において減算ができたと判別されたときはステラ７’　
ｎ２における演算結果がクロックＹの゛時″桁の値とさ
れる。 〔１６〕ステップｍ２において進みと判別されたときは
、ステップｍ２に続いてステップｎ１と同様にクロック
Ｙの“時桁の値が読み出され（ステップｑ１）、ステッ
プｑ１にて読み出された１時”桁の値とステップｍ１に
おいて読み出された“時”桁の値とが加算でれる（ステ
ラ７Ｑｑ２）。 〔１７〕ステツプｑ２における加算結果が°゛２３”よ
シ大か否かがチェックされ（ステップｒ１）、大きいと
判別されるときすなわち桁上けが発生した場合は、ステ
ップｑ２の“時”桁の値から“２４”が引かれて（ステ
ラｆ　ｒ２　）、１０進補正がなきれ（ステップｒ３）
、クロックＹの“時”桁の値とされる。壕だステップｒ
、において２３”よす大きくないと判別されたときはス
テツ７°ｑ２による演算結果がクロックＹの”時”桁の
値とされる。 上記の如く、１分”桁、１時”桁と順次、差時間を用い
てクロックＸからクロックＹがそれぞれ演算される。 なお、上記は、“時”桁と′°分″桁のみの演算の場合
を例示したが、マイクロコンピュータ２１のＲＡＭに′
°日”の値を記憶するエリアを設けることによって「日
付」、「曜日」までを演算することができる。 さらに、差時間のデータを複数記憶しておくことによシ
、クロックＸから複数種類の時計を実質的に持たせと同
様とすることができる。 したがって切替スイッチ４によ多接点Ｘ、まだは接点Ｙ
Ｘ８−選択することによシ時計ＬＳＩ２６の出力による
時刻（クロックＸ）と、この時刻と差時間とによシ演算
されたクロックＹが選択的に表示装置２３に表示される
ことになる。 （発明の効果） 以上説明した如く本発明によれば時計ＬＳＩと差時間信
号を記憶するメモリをバックアップすることによシ、演
算によって複数の時刻が演算にて得ることができる。 したがって、演算のためにＮ　ＭＯＳタイプの如く電力
消費量の太きいものを使用した場合にも、この演算手段
は蓄電池によりバックアップしておく必要はない。この
結果、バックアップのための蓄電池の消耗が少なくてす
む。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図。 第２図および第３図は不発明の一実施例の作用の説明に
供するフローチャート。 ２１・・・マイクロコンピュータ、２２・・・表示ドラ
イバ、２３・・・表示装置、２４・・・切替スイッチ、
２５・・・メモリ、２６・・・時計ＬＳＩ、２７・・・
バックアップ蓄電池、２８・・・バックアップスイッチ
回路。

Claims (1)

【特許請求の範囲】
1. 蓄電池によりバックアップされた１つの時刻計時時計集
   積回路と、前記蓄電池によりバックアップされ、かつ前
   記時刻計時時計集積回路からの時刻信号による時刻との
   差時間に伴なう差時間信号を記憶する記憶手段と、前記
   時刻信号による時刻と前記記憶手段から読み出した差時
   間信号による差時間とから新たな時刻を演算する演算手
   段とを備えたことを特徴とする時計装置。