JPS6356689A - ビットマップメモリの書込み制御方法 - Google Patents

ビットマップメモリの書込み制御方法

Info

Publication number
JPS6356689A
JPS6356689A JP61201956A JP20195686A JPS6356689A JP S6356689 A JPS6356689 A JP S6356689A JP 61201956 A JP61201956 A JP 61201956A JP 20195686 A JP20195686 A JP 20195686A JP S6356689 A JPS6356689 A JP S6356689A
Authority
JP
Japan
Prior art keywords
control information
control
pattern
writing
bitmap memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61201956A
Other languages
English (en)
Other versions
JPH0740181B2 (ja
Inventor
藤末 克己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61201956A priority Critical patent/JPH0740181B2/ja
Publication of JPS6356689A publication Critical patent/JPS6356689A/ja
Publication of JPH0740181B2 publication Critical patent/JPH0740181B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Document Processing Apparatus (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段(第1図)作用 実施例 (a)一実施例の説明(第2図、第3図、第4図、第5
図) (b)他の実施例の説明 発明の効果 〔概要〕 制御情報により制御部がパターン格納部をアクセスし、
パターンを取出し、ビットマツプメモリに書込むビット
マツプメモリの書込み制御方式において、該制御部に制
御情報が無動作を意味するか否かの判定機能を設けるこ
とによって、無動作を意味する制御情報に対するパター
ン格納部へのアクセスを実行しないようにして、書込み
処理速度を向上させるものである。
〔産業上の利用分野〕
本発明は、プリンタやディスプレイ等のパターン格納の
ために用いられるビットマツプメモリにパターンを書込
むための書込み制御方式に関し、特に高速に書込み処理
しうるビットマツプメモリの書込み制御方式に関する。
プリンタやディスプレイの1画素(1ドツト)に1ビツ
トを対応させたビットマツプメモリが広く用いられてい
る。
ビットマツプメモリは、パターンを自由にメモリ上で展
開でき、ウィンド機能を容易に実現でき、しかもプリン
タ、ディスプレイが非同期でビットマツプメモリをアク
セスし、印刷、表示でき、高機能化に都合がよい。
このようなビットマツプメモリにおいては、表示又は印
刷形態の多様化の要求と、パターンの展開に対し高速度
が求められている。
〔従来の技術〕
第6図は従来技術の説明図である。
図中、1は制御情報格納部であり、書込むべきパターン
の制御情報が格納されているもの、2は制御部であり、
パターン書込み処理を行うもの、3はパターン格納部で
あり、文字等のパターンを格納してお(もの、4はビッ
トマツプメモリであり、パターンが書込まれるもの、5
はプロセッサであり、全体制御のためのもの、6はバス
であり、これらを接続するものである。
図示しないホストコンピュータから送られてきた表示又
は印刷のための制御情報はプロセッサ(以下MPUと称
す)5の制御の元に制御情報格納部(以下CMと称す)
1に格納される。この制御情報には文字コード等が含ま
れ、制御部(以下C’GCと称す)2は、CMIの制御
情報を第6図(A)の如く読出し、解析し、次に第6図
(B)の如く制御情報によりパターン格納部(以下CG
と称す)3をアクセスし、対応するパターンを引出す。
引出されたパターンはCGC2によって、第6図(C)
に示す如く制御情報に指示されたビットマツプメモリ 
(以下BMMと称す)4に書込まれ、これによって1文
字分の書込みが終了する。
CGC2はこの動作を繰返し、8MM4にホストコンピ
ュータの指示したパターンの書込みを行う。
このようなホストコンピュータからの制御情報は、近年
の文書のデータベース化に伴い、ホストコンピュータは
真単位でデータを格納していることから、頁単位の領域
のデータを全て′送信してくる。
このため、制御情報は、1頁分の全てのデータを含み、
空白に対応するものもコード化してCMlに格納され、
CGC2は、制御情報を差別することなく、前述の動作
を行っていた。
〔発明が解決しようとする問題点〕
特に、文書においては、比較的空白部が多く、ホストコ
ンピュータがこれらを含めて11分のデータとして送信
してくることから、CMIには1頁分の全領域の制御情
報が格納され、CGC2は書込み処理の共通化のため、
制御情報に対し同一の処理を実行し、結果的に空白とな
る制御情報に対しても、通常の文字の制御情報と同一の
処理を行う。
このため、8MM4に空白を書込むという無駄な動作を
行っており、1頁分の書込み時間に無駄が多く、書込み
処理時間が長くなるという問題が生じていた。
本発明は、ビットマツプメモリへのパターン書込み時間
を短縮し、高速書込みの可能なビットマツプメモリの書
込み制御方式を提供することを目的とする。
〔問題点を解決するための手段〕
第1図は本発明の原理説明図である。
図中、第6図で示したものと同一のものは同一の記号で
示してあり、2aは判定機能を示し、CeO2に設けら
れ、CMIの制御情報が無動作を意味するものか否かを
判定するためのものであり、無動作と判定すると、制御
情報によるCG3へのアクセスを実行しないようにする
ためのものである。
〔作用〕
本発明では、CeO2の判定機能2aによって、CeO
2が無動作を意味する制御情報を認識でき、CG3への
アクセスを行わず、直ちにCMIの次の制御情報の処理
に移行できる。
従って、CMIに格納された制御情報列に対する8MM
4へのパターン書込み処理時間を短縮することができる
〔実施例〕
(a)一実施例の説明 第2図は本発明の一実施例構成図である。
図中、第1図及び第6図で示したものと同一のものは同
一の記号で示してあり、7はインターフェイス部であり
、ホストコンピュータとデータ、コマンドのやりとりを
行うもの、20はプロセッサであり、例えば、ビットス
ライスプロセッサで構成され、前述の判定機能2aを含
む書込み処理をプログラムの実行によって行うもの、2
1はリードオンリーメモリ (以下ROMと称す)であ
り、プロセッサ20の動作に必要なプログラム、パラメ
ータを格納しておくものである。
ここで、MPU5はホストからのデータを第4図に示す
フローで制御情報に変換してCMIに書込み、8MM4
の内容はプリンタ又はディスプレイに与えられ、表示又
は印刷に供される。
第3図は制御情報の説明図、第4図は制御情報作成フロ
ー図である。
ホストコンピュータからのデータは、例えば1行分をと
り出すと、第3図(A)の如く、文字コードrAJ、r
BJ、rCJ、r D J −と、空白部のスペースコ
ード「S」と、改行コマンドで示されており、その他に
改頁コマンドがある。
インターフェイス部7に与えられたホストコンピュータ
からのデータはバス6を介しMPU5に与えられ、MP
U5の入力がバッファに蓄えられる。
MPU5は、入カバソファのホストデータを読出し、文
字コードがスペースコードかを判定する。
スペースコードであれば第3図(B)の制御フラグをオ
ンとし、無動作を指示し、スペースコードでなければ第
3図(B)の制御フラグをオフにする。
即ち、書込み不要のものが予め判っているものには無動
作を示すデータを付与する。
この例では、制御情報は、第3図(B)の如く、制御フ
ラグと、文字コードのCGa上のアドレスと、B M 
M 4の書込みアドレス、回転等の編集指定で構成され
る。
MPU5は読出した内容が文字コード(スペースコード
を含む)であれば、図示しないアドレス変換テーブルを
用いてCG3の文字コードに対応するパターンの格納ア
ドレス等を引き出し、CGアドレスとしてセットし、8
MM4への書込みアドレスは、ホストからの何行目のデ
ータでその行の何番目のデータであるかによって演算に
よって求め、8MM書込みアドレスとしてセントし、更
に回転等の指定があれば、これを編集指定としてセット
し、第3図(B)の制御情報を編集する。
これをCMIへ書込み、同様に次のデータを編集する。
このようにして、MPU5はホストからの1頁分のデー
タの全てを編集し、CMIに制御情報を書込む。
第5図はCeO2の書込み処理フロー図である。
■ CeO2では、MPU20が、CMLに書込まれた
制御情報列の先頭から制御情報を読出す。
■ MPU20は、読出した制御情報の制御フラグを調
べ、制御フラグがオンであれば、空白書込みであるから
、無動作指示として、ステップ■に戻り、次の制御情報
を続出す。
■ MPU20は、制御フラグがオフであれば、制御情
報の内容を解析する。
■ そして、MPU20は、制御情報のCGアドレスに
よってバス6を介しCG3をアクセスし、対応するパタ
ーンを読出す。
MPU20は1扁集指定で回転等が指定されていれば、
読出したパターンを指定された編集処理する。
■ 次に、MPU20は、こパターンを制御情報の8M
M書込みアドレスに従い、バス6を介し8MM4に書込
み、ステップ■に戻る。
MPU20は読出した制御情報中にrENDJ(終了コ
マンド)が存在することを検出するまで、これを繰返し
、指示されたパターンを8MM4へ書込む。
このようにして空白となる書込みを防止し、ビットマツ
プメモリ4への書込みを高速化する。
又、内容解析前に制御フラグで無動作を認識できるので
、内容解析も省略できる。
(b)他の実施例の説明 上述の実施例では、制御フラグを用いて無動作を認識し
ているが、これを用いず、CGアドレスを用いて無動作
を認識するようにしてもよ(、制御情報も第3図のもの
に限られない。
文字コードは、漢字コード、記号、図形等のものであっ
てもよい。
以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。
〔発明の効果〕
以上説明した様に、本発明によれば1.結果的に空白書
込みとなる動作を防止することができ、ピントマツプメ
モリへの書込み速度が向上するという効果を奏し、多様
化するビットマツプメモリへの書込みの高速化が図れ、
高速グリンタやディスプレイの待ち時間を短縮すること
に寄与する。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図は本発明の一実施例構成図、 第3図は本発明の一実施例制御情報説明図、第4図は第
2図における制御情報作成フロー図、第5図は第2図に
おける書込み処理フロー図、第6図は従来技術の説明図
である。 図中、1− 制御情報格納部、 2− 制御部、 3− パターン格納部、 4−・ ビットマツプメモリ。

Claims (1)

  1. 【特許請求の範囲】 制御情報を格納する制御情報格納部(1)と、パターン
    を格納するパターン格納部(3)と、パターンが書込ま
    れるビットマップメモリ(4)と、制御部(2)とを有
    し、 該制御部(2)が該制御情報格納部(1)の制御情報を
    読出し、該制御情報により該パターン格納部(3)をア
    クセスし、対応するパターンを取り出し、該ビットマッ
    プメモリ(4)に書込むビットマップメモリの書込み制
    御方式において、該制御部(2)に該制御情報が無動作
    を意味するものであるか否かの判定機能を設け、 該制御部(2)が読出した制御情報が無動作を意味する
    ものと判定した場合に、該制御情報による該パターン格
    納部(3)へのアクセスを実行しないようにしたことを 特徴とするビットマップメモリの書込み制御方式。
JP61201956A 1986-08-28 1986-08-28 ビットマップメモリの書込み制御方法 Expired - Fee Related JPH0740181B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61201956A JPH0740181B2 (ja) 1986-08-28 1986-08-28 ビットマップメモリの書込み制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61201956A JPH0740181B2 (ja) 1986-08-28 1986-08-28 ビットマップメモリの書込み制御方法

Publications (2)

Publication Number Publication Date
JPS6356689A true JPS6356689A (ja) 1988-03-11
JPH0740181B2 JPH0740181B2 (ja) 1995-05-01

Family

ID=16449553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61201956A Expired - Fee Related JPH0740181B2 (ja) 1986-08-28 1986-08-28 ビットマップメモリの書込み制御方法

Country Status (1)

Country Link
JP (1) JPH0740181B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0675962A (ja) * 1992-05-01 1994-03-18 Internatl Business Mach Corp <Ibm> 空マルチメディアデータオブジェクトの自動検出/処理方法及び装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5997187A (ja) * 1982-11-27 1984-06-04 カシオ計算機株式会社 スペ−スキヤラクタ表示方式
JPS59223833A (ja) * 1983-06-01 1984-12-15 Mitsubishi Electric Corp 空白編集回路
JPS61114295A (ja) * 1984-11-09 1986-05-31 日本電気株式会社 文字・図形表示方法
JPS62202748A (ja) * 1986-03-04 1987-09-07 Canon Inc 文書処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5997187A (ja) * 1982-11-27 1984-06-04 カシオ計算機株式会社 スペ−スキヤラクタ表示方式
JPS59223833A (ja) * 1983-06-01 1984-12-15 Mitsubishi Electric Corp 空白編集回路
JPS61114295A (ja) * 1984-11-09 1986-05-31 日本電気株式会社 文字・図形表示方法
JPS62202748A (ja) * 1986-03-04 1987-09-07 Canon Inc 文書処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0675962A (ja) * 1992-05-01 1994-03-18 Internatl Business Mach Corp <Ibm> 空マルチメディアデータオブジェクトの自動検出/処理方法及び装置

Also Published As

Publication number Publication date
JPH0740181B2 (ja) 1995-05-01

Similar Documents

Publication Publication Date Title
US4989163A (en) Photo printer having a host computer assist function and method of controlling the same
US5878198A (en) Information processing apparatus and method and memory medium storing information processing program
JP3209102B2 (ja) プリントシステム、プリンタドライバ及びプリンタ
JPH0425144B2 (ja)
KR910003753B1 (ko) 전자기기장치
JPS6356689A (ja) ビットマップメモリの書込み制御方法
JP4136282B2 (ja) 画像処理装置及び画像処理方法並びに記憶媒体
JPH0330977A (ja) ページプリンタにおける印字基準位置設定方法
JP2974322B2 (ja) 文字処理装置及び方法
JPH02255978A (ja) 文書データ変換方式
JP2523213B2 (ja) ペ―ジプリンタ印刷制御方式
EP0072708A2 (en) Printer
JPS5845732B2 (ja) 印字制御装置
JPH07111727B2 (ja) 文書読取装置
JP2616669B2 (ja) 毛筆書体作成システム
JPH0746543Y2 (ja) 印字装置
JPH02188823A (ja) 拡大文字の印刷処理方法
KR0155258B1 (ko) 페이지 프린터의 버퍼 메모리 릴리즈 방법
JPS61156189A (ja) コ−ドコンバ−ト方式
JPS6347795A (ja) 文字パタ−ンアクセス方式
JP2872144B2 (ja) 印刷装置
JPS61156190A (ja) 文字出力方式
JPH03166620A (ja) プリンタ制御装置
JPH0352027A (ja) 印字装置
JPH0330974A (ja) ページプリンタにおける印字制御装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees